(19)国家知识产权局 (12)实用新型专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 202221624457.6 (22)申请日 2022.06.28 (73)专利权人 成都沄涛科技有限公司 地址 610041 四川省成 都市成都高新区天 府大道中段138 8号1栋12层1261号 (72)发明人 符青　 (74)专利代理 机构 北京恒泰铭睿知识产权代理 有限公司 1 1642 专利代理师 蔡明钊 (51)Int.Cl. B65D 25/04(2006.01) B65D 25/38(2006.01) B65D 25/28(2006.01) B65D 85/90(2006.01) B65D 25/10(2006.01)B65D 81/05(2006.01) (54)实用新型名称 一种半导体芯片多维叠层封装结构 (57)摘要 本实用新型公开了一种半导体芯片多维叠 层封装结构， 涉及半导体芯片技术领域， 包括封 装外壳， 所述封装外壳内部下侧设置有底托板， 所述底托板上侧均匀设置有若干层板组， 所述板 组包括左右两块封装板， 一侧所述封装板设置有 凸块， 另一侧所述封装板开设有对应凸块的卡 槽。 本实用新型设置的半导体多层叠封装结构， 能过对多个半导体 芯片进行压制固定保护， 配合 两侧卡条块结构， 能过对半导体芯片外围进行全 方位的保护， 避免运输过程中碰坏内部芯片， 设 置的多层封装板叠加结构， 对于封装的半导体芯 片存取非常方便， 且最大程度上利用封装外壳内 部有限的空间， 使其一次能封装运输更多的半导 体芯片。 权利要求书1页 说明书3页 附图3页 CN 217731186 U 2022.11.04 CN 217731186 U 1.一种半导体芯片多维叠层封装结构， 包括封装外壳 （1） ， 其特征在于， 所述封装外壳 （1） 内部下侧设置有底 托板 （7） ， 所述底 托板 （7） 上侧均匀设置有若干层板组， 所述板组包括 左右两块封装板 （8） ， 一侧所述封装板 （8） 设置有凸块 （9） ， 另一侧所述封装板 （8） 开设有对 应凸块 （9） 的卡槽， 上下两封装板 （8） 之间设置前后均设置有 连接片 （10） ， 所述封装外壳 （1） 内部上侧设置有左右两 封装顶板 （5） ， 所述封装外壳 （1） 外 部前侧设置有外侧板 （2） 。 2.根据权利要求1所述的一种半导体芯片多维叠层封装结构， 其特征在于， 所述底托板 （7） 内外滑动于 封装外壳 （1） 内， 且底托板 （7） 与外侧外侧板 （2） 固定连接 。 3.根据权利要求1所述的一种半导体芯片多维叠层封装结构， 其特征在于， 所述底托板 （7） 表面两侧与若干封装板 （8） 上侧均设置有托板 （13） ， 封装外壳 （1） 内部两侧均设置有若 干对应上 下封装板 （8） 之间 间隙的卡条块 （14） 。 4.根据权利要求1所述的一种半导体芯片多维叠层封装结构， 其特征在于， 所述封装板 （8） 与底 托板 （7） 表 面开设有对应托板 （13） 的滑槽二 （15） ， 且滑槽二 （15） 内设置有若干弹簧 （16） 。 5.根据权利要求1所述的一种半导体芯片多维叠层封装结构， 其特征在于， 上侧所述封 装板 （8） 与上方封装顶板 （5） 之间前后均设置有连接片 （10） ， 且下侧封装板 （8） 与下方底托 板 （7） 之间前后均设置有连接片 （10） 。 6.根据权利要求1所述的一种半导体芯片多维叠层封装结构， 其特征在于， 所述连接片 （10） 上端与封装板 （8） 或封装顶板 （5） 转动 连接， 连接片 （10） 下端转动连接有滑块 （11） ， 且 封装板 （8） 与底托板 （7） 前后两侧均开设有对应滑块 （1 1） 的滑槽一 （12） 。 7.根据权利要求1所述的一种半导体芯片多维叠层封装结构， 其特征在于， 所述外侧板 （2） 左右两侧与封装外壳 （1） 之间均设置有插销 （3） ， 封装外壳 （1） 上侧固定有提 把 （4） 。权　利　要　求　书 1/1 页 2 CN 217731186 U 2一种半导体芯片多维叠层封 装结构 技术领域 [0001]本实用新型涉及半导体芯片技术领域， 尤其涉及 一种半导体芯片多维叠层封装结 构。 背景技术 [0002]半导体芯片是指在半导体片材上进行浸蚀、 布线、 制成的能实现某种功能的半导 体器件。 半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的 过程。 现有半导体多为单独封装， 在 包装运输的过程中比较占用空间， 且半导体除上下侧封 装外壳外， 没有任何保护机构， 容易在运输途中导致半导体芯片 被压坏或者碰坏。 因此本实 用提出了一种半导体芯片多维叠层封装结构， 以解决上述背景技 术中提到的问题。 实用新型内容 [0003]本实用新型的目的是为了解决现有技术中存在的缺点， 而提出的一种半导体芯片 多维叠层封装结构。 [0004]为了实现上述目的， 本实用新型采用了如下技 术方案： [0005]一种半导体芯片多维叠层封装结构， 包括封装外壳， 所述封装外壳内部下侧 设置 有底托板， 所述底 托板上侧均匀设置有若干层板组， 所述板组包括左右两块封装板， 一侧所 述封装板设置有凸块， 另一侧所述封装板开设有对应凸块的卡槽， 上下两封装板之间设置 前后均设置有连接片， 所述封装外壳内部上侧设置有左右两封装顶板， 所述封装外壳外部 前侧设置有外侧板 。 [0006]优选地， 所述底托板内外滑动于 封装外壳 内， 且底托板与外侧外侧板固定连接 。 [0007]优选地， 所述底托板表面两侧与若干封装板上侧均设置有托板， 封装外壳内部两 侧均设置有 若干对应上 下封装板之间 间隙的卡条块。 [0008]优选地， 所述封装板与底托板表面开设有对应托板 的滑槽二， 且滑槽二内设置有 若干弹簧。 [0009]优选地， 上侧所述封装板与上方封装顶板之间前后均设置有连接片， 且下侧封装 板与下方底托板之间前后均设置有连接片。 [0010]优选地， 所述连接片上端与封装板或封装顶板转动连接， 连接片下端转动连接有 滑块， 且封装板与底托板前后两侧均开设有对应滑块的滑槽一。 [0011]优选地， 所述外侧板左右两侧与封装外壳之间均设置有插销， 封装外壳上侧固定 有提把。 [0012]相比现有技 术， 本实用新型的有益效果 为： [0013]1、 本实用新型设置的半导体多层叠封装结构， 能过对多个半导体芯片进行压制固 定保护， 配合两侧卡条块结构， 能过对半导体芯片 外围进行全方位的保护， 避免运输过程中 碰坏内部芯片； [0014]2、 本实用新型设置的多层封装板叠加结构， 对于封装的半导体芯片存取非常方说　明　书 1/3 页 3 CN 217731186 U 3