(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211161814.4 (22)申请日 2022.09.23 (71)申请人 北京东远润兴科技有限公司 地址 100080 北京市海淀区正福寺76号1幢 1层1号 (72)发明人 李幸　郭露露　毛立虎　 (74)专利代理 机构 北京恒程知识产权代理有限 公司 11914 专利代理师 李婷 (51)Int.Cl. G06F 15/78(2006.01) G06F 9/50(2006.01) G06F 15/163(2006.01) (54)发明名称 可动态重构和异构的计算模块及计算装置 (57)摘要 本发明公开了一种可动态重构和异构的计 算模块及计算装置， 通过CPU处理器对接收的计 算量的并行性类型进行析取后， 将具有相同类型 的计算量的代码段划分到同一子任务中， 再基于 不同并行性类型将子任务分别划分到对应的计 算资源， 例如第一DSP处理器、 第二DSP处理器、 以 太网交换芯片、 SRIO交换芯片和BMC处理器中进 行计算量的计算处理， 避免开发周期长、 开发风 险大和后期使用过程中维护复杂的技术问题， 同 时通过第一FPGA处理器、 第二FPGA处理器和第三 FPGA处理器对其他计算资源起到重构的作用， 避 免通用性差 的技术问题， 使得6U  Open VPX架构 实现对计算资源的高效合理应用。 权利要求书2页 说明书9页 附图2页 CN 115237849 A 2022.10.25 CN 115237849 A 1.一种可动态重构和异构的计算模块， 其特征在于， 所述可动态重构和异构的计算模 块基于6U  Open VPX架构， 所述可动态重构和异构的计算模块包括： CPU处理器、 第一DSP 处 理器、 第二DSP 处理器、 第一FPGA处理器、 第二FPGA处理器、 第三FPGA处理器、 以太网交换芯 片、 SRIO交换芯片和BM C处理器； 所述SRIO交换芯片分别与所述CPU处理器、 第一DSP处理器、 第二DSP处理器和BMC处理 器建立通讯连接； 所述以太网交换芯片分别与所述第一D SP处理器和第二D SP处理器建立 通讯连接； 所述第一FPGA处理器的输出端与所述以太网交换芯片的输入端相接， 所述第一FP GA处 理器与所述第一DSP处理器建立通讯连接， 所述第二FPGA处理器接在所述SRIO交换芯片和 BMC处理器之间， 所述第二FPGA处 理器还与所述第二D SP处理器建立 通讯连接； 所述第三FPGA处 理器与所述CPU处 理器建立 通讯连接 。 2.如权利要求1所述的可动态重构和 异构的计算模块， 其特征在于， 所述可动态重构和 异构的计算模块还包括： 第一DDR3通道、 第二DDR3通道、 第三DDR3通道、 第四DDR3通道、 第五 DDR3通道和第六D DR3通道； 所述第一D DR3通道与所述第一D SP处理器建立 通讯连接； 所述第二DDR3通道、 第三DDR3通道、 第四DDR3通道和第五DDR3通道分别与所述CPU处理 器建立通讯连接； 所述第六D DR3通道与所述第二D SP处理器建立 通讯连接 。 3.如权利要求2所述的可动态重构和 异构的计算模块， 其特征在于， 所述可动态重构和 异构的计算模块还 包括： VPX ‑P0总线、 VPX ‑P2总线、 VPX ‑P3总线、 VPX ‑P4总线和VPX ‑P6总线； 所述VPX‑P0总线与所述BMC处理器建立通讯连接， 所述VPX ‑P2总线与所述SRIO交换芯 片建立通讯连接， 所述VPX ‑P3总线分别与所述SRIO交换芯片、 CPU处理器和以太网交换芯片 建立通讯连接， 所述VPX ‑P4总线与所述以太网交换芯片建立通讯连接， 所述VPX ‑P6总线与 所述第一FPGA处 理器建立 通讯连接 。 4.如权利要求3所述的可动态重构和 异构的计算模块， 其特征在于， 所述可动态重构和 异构的计算模块还 包括： PCle转SATA模块、 PCle转SGMI I模块、 PCle转SRIO模块和固态盘； 所述PCle转SATA模块与所述CPU处理器建立通讯连接， 所述固态盘与所述PCle转SATA 模块建立通讯连接， 所述PCle转SGMII模块与所述CPU处理器建立通讯连接， 所述PCle转 SRIO模块接在所述CPU处 理器和所述SRIO交换芯片之间。 5.如权利要求4所述的可动态重构和 异构的计算模块， 其特征在于， 所述可动态重构和 异构的计算模块还 包括： 第一PH Y芯片、 第二PH Y芯片和变压器组； 所述第一PHY芯片与所述以太网交换芯片建立通讯连接， 所述变压器组分别与所述第 一PHY芯片和所述VPX ‑P4总线建立通讯连接， 所述第二P HY芯片与所述以太网交换芯片建立 通讯连接 。 6.如权利要求5所述的可动态重构和 异构的计算模块， 其特征在于， 所述可动态重构和 异构的计算模块还 包括： 第一S PI FLASH处理器和第二S PI FLASH处理器； 所述第一SPI  FLASH处理器与所述第一DSP处理器建立通讯连接， 所述第二SPI  FLASH 处理器与所述第二D SP处理器建立 通讯连接 。 7.如权利要求6所述的可动态重构和 异构的计算模块， 其特征在于， 所述可动态重构和权　利　要　求　书 1/2 页 2 CN 115237849 A 2异构的计算模块还包括： 热插拔功能控制 器， 所述热插拔功能控制 器焊接在所述可动态重 构和异构的计算模块上。 8.如权利要求7所述的可动态重构和 异构的计算模块， 其特征在于， 所述可动态重构和 异构的计算模块还包括： 电源供应器， 所述电源供应器焊接在所述可动态重构和异构的计 算模块上。 9.如权利要求8所述的可动态重构和 异构的计算模块， 其特征在于， 所述可动态重构和 异构的计算模块还包括： 时钟发生器， 所述时钟发生器焊接在所述可动态重构和异构的计 算模块上。 10.一种计算装置， 其特征在于， 所述计算装置包括如权利要求1至9任意一项所述的可 动态重构和异构的计算模块。权　利　要　求　书 2/2 页 3 CN 115237849 A 3