(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211002022.2 (22)申请日 2022.08.20 (71)申请人 西安翔腾微电子科技有限公司 地址 710054 陕西省西安市高新 一路25号 创新大厦S3 03室 (72)发明人 田泽　王党辉　岳琛　 (74)专利代理 机构 西安匠成知识产权代理事务 所(普通合伙) 6125 5 专利代理师 商宇科 (51)Int.Cl. G06T 1/20(2006.01) G06F 9/50(2006.01) (54)发明名称 一种统一染色图形处理器共享寄存器文件 分组映射的冲突检测与排队方法 (57)摘要 本发明涉及一种统一染色图形处理器共享 寄存器文件分组映射的冲突检测与排队方法。 本 发明的方法包括以下步骤： 1)物理存储 单元被划 分为8个Bank,每个Warp会分配16个读操作数地 址和8个写操作数地址用于操作数收集， 这16个 读操作数地址与8个写操作数地址会 经过译码后 被映射到8个Bank； 2)采用建立流水线的分级分 组地址映射方法， 通过将每组的16个读操作数地 址和8个写操作数地址分组并建立流水线进行映 射。 本发明主要针对寄存器文件的访问过程， 提 供了一种冲突检测与排队机制， 用于解决实际传 输中可能出现的Ban k冲突问题。 权利要求书3页 说明书8页 附图12页 CN 115393171 A 2022.11.25 CN 115393171 A 1.一种统一染色图形处理器共享寄存器文件分组映射的冲突检测与排队方法， 其特征 在于： 该方法包括以下步骤： 1)物理存储单元被划分为8个Bank,每个Warp会分配16个读操作数地址和 8个写操作数 地址用于操作数收集， 这 16个读操作数地址与8 个写操作数地址会经过译码后被映射到8个 Bank； 2)采用建立流水线的分级分组地址 映射方法， 通过将每组的16个读操作数地址和8个 写操作数地址分组并建立 流水线进行映射。 2.根据权利要求1所述的统一染色图形处理器共享寄存器文件分组映射的冲突检测与 排队方法， 其特征在于： 所述步骤1)中每个Bank有2个读地址接口和1个写地址接口， 最多 可 同时接受2个读 操作数地址和1个写操作数地址 。 3.根据权利要求1所述的统一染色图形处理器共享寄存器文件分组映射的冲突检测与 排队方法， 其特 征在于： 所述 步骤2)的具体步骤如下： 2.1)对16个读操作数地址、 8个写操作数地址进行了分组， 每4个地址为一个Group， 并 规定读写映射操作中每一级寄存器组的优先级； 2.2)根据优先级关系分析映射模式并列出了真值表， 进一步根据真值表推导出其逻辑 表达式并画出每一级的映射组合逻辑图； 2.3)基于流水线的性能， 分析了写操作映射过程中， 读写有效信号的生成方式， 并通过 其真值表推导出组合逻辑公式， 进一 步得到其组合逻辑图； 2.4)将读操作和写操作分开进行， 其中读操作需要经过三级分组映射， 写操作只需要 两级分组映射。 4.根据权利要求1所述的统一染色图形处理器共享寄存器文件分组映射的冲突检测与 排队方法， 其特 征在于： 所述 步骤2)中读 操作时， 流 程如下： 3.1)先将16个读操作数地址分为4个group， 其中addr_0、 addr_1、 addr_8、 addr_9为 group_0； addr_2、 addr_3、 addr_10、 addr_11为group_1； addr_4、 addr_5、 addr_12、 addr_13 为group_2； ad dr_6、 addr_7、 addr_14、 ad dr_15为group_3； 3.2)每个地址都会经过一个译码单元， 译码得到该地址对应的Bank并产生一个有效信 号， 这些有效信 号经过一个映射模块Allocate_Logic_0后被送往第0级读有效信息寄存器 组Reg_rd_level_0中， Reg_rd_level_0中存放的数据再经过另一个映射模块Allocate_ Logic_1后被送往第1级读有效信息寄存器组Reg_rd_level_1中， Reg_rd_level_1中存放的 数据经过最后一个映射模块Allocate_Logic_2后被送往Bank中执行读操作， 同时送往第2 级读有效信息寄存器组Reg_rd_level_2中暂存， 用于读操作数重排序； 同时需要判断Reg_ rd_level_1中剩余地址信息数量， 用于决定流水线暂停或发送新的rdena信 号， 最终， Reg_ rd_level_2中的地址被送往Ban k进行相应操作。 5.根据权利要求4所述的统一染色图形处理器共享寄存器文件分组映射的冲突检测与 排队方法， 其特 征在于： 所述 步骤3.2)的具体步骤如下： 3.2.1)对16个读操作数地址中3bit位宽的Bank判断位进行译码， 得到该地址对应的 Bank号并产生 一个有效信号val id_i_bj， 其中i表示 地址号， j表示Ban k号； 3.2.2)每个地址i都有映射到所有Bank的连线。 每一个Group都包含4个valid_i_bj， 根 据valid_i_bj的值判断读地址是否有效， 并映射到Reg_rd_level_0的4个寄存器中， 产生相权　利　要　求　书 1/3 页 2 CN 115393171 A 2应的有效信号； 规定地址编号越小优先级越高； 3.2.3)寄存器组Reg_rd_level_0中存放的数据， 将再经过另一个映射模块Allocate_ Logic_Level_1后被送往Reg_rd_level_1中， Reg_rd_level_1共分为2组， 每组包含8个位宽 为4bit的寄存器及其有效信号vali d， 用于存放相应的由上一级送来的地址信息； Reg_rd_ level_0的每个 寄存器都有一个与之对应的valid位， 若valid位为1则表示该寄存器内的信 息有效， 需要被映射到Reg_rd_level_1， 若为0则无效， 不需要映射； 当有Reg_rd_level_0中 的信息被映射到Reg_rd_level_1的某个寄存器时， Reg_rd_level_1中相应的寄存器的 valid置1； 3.2.4)Reg_rd_level_1中的数据经过最后一个映射模块Allocate_Logic_Level_2后 被送往Bank以及Reg_rd_level_2中； 其中送往Bank的数据为7bit， 作为访存地址用于执行 读操作， 这7bit数据是由Reg_rd_level_1中地址信息所对应的实地址译码出的地址偏移， 即物理Block编 号， 不再是前两级存放的4bit的index信息； 而送往Reg_rd_level_2的数据 依然是表示读地址编号的4bit的i ndex信息， 用于执 行读操作数重排序； 3.2.5)Reg_rd_level_1 映射到Reg_rd_level_2的过程中， 需要同时判断所有8个Bank 中Reg_rd_lev el_1中剩余有效信息数量， 用于决定流水线暂停或发送新的rdena信号； 若所 有8个Bank中， 每一个Bank的Reg_rd_level_1中剩余有效信息数量均小于等于2， 则需要向 外界发送一个rdena信号， 表示下一拍Reg_rd_level_1 中数据将全部送往Bank， 流水线恢复 工作， 新的一组读地址需要被送入系统开始映射； 若有任意一个Bank的Reg_rd_level_1中 剩余有效信息数量大于2， 则流水线继续暂停， 直至满足条件。 6.根据权利要求1所述的统一染色图形处理器共享寄存器文件分组映射的冲突检测与 排队方法， 其特 征在于： 所述 步骤2)中写操作时， 具体流 程如下： 3.3)先将8个写操作数地址分为2个Group， 其中addr_0、 addr_1、 addr_4、 addr_5为 Group_0； ad dr_2、 addr_3、 addr_6、 addr_7为Group_1； 3.4)每个写地址都会先经过一个译码单元， 得到该地址对应的Bank并产生一个有效信 号， 这些有效信号经过一个映射模块Allocate_Logic_0， 后被送往第0级写有效信息寄存器 组Reg_wr_level_0中， Reg_wr_level_0中存放的数据再经过另一个映射模块Allocate_ Logic_1后被送往Bank进行写操作， 与此同时需要判断所有8个Bank中Reg_rd_level_0中剩 余地址信息数量， 用于决定写流水线暂停或发送新的wrena信号。 7.根据权利要求6所述的统一染色图形处理器共享寄存器文件分组映射的冲突检测与 排队方法， 其特 征在于： 所述 步骤3.4)的具体步骤如下： 3.4.1)通过对8个写操作数地址信息中3bit位宽 的Bank判断位进行译码， 得到该地址 对应的Bank并产生一个有效信号valid_i_bj， 其中i表示地址号， j表示Bank号； 每个地址i 都有映射到所有Bank的连线， 对某 一个地址而言， 当译码结果映射到某Bank时， 与该Bank对 应的valid_i_bj置1， 与其余7个Bank对应的valid_i_bj置0； 其映射逻辑与 读操作中地址译 码信息到Reg_rd_level_0的映射逻辑相同； 3.4.2)写操作中， Reg_wr_level_0中存放的写地址index信息经过第二个映射