(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210950361.7 (22)申请日 2022.08.09 (71)申请人 中国电子科技 集团公司第五十二研 究所 地址 311100 浙江省杭州市余杭区爱橙 街 198号B楼 (72)发明人 郑芳只　王伟伟　黄雅峥　徐文波　 (74)专利代理 机构 杭州君度专利代理事务所 (特殊普通 合伙) 33240 专利代理师 杨天娇 (51)Int.Cl. G06F 9/50(2006.01) G06F 12/0806(2016.01) G06F 13/28(2006.01) (54)发明名称 一种线性采集存储网络综合设备及存储架 构 (57)摘要 本发明公开了一种线性采集存储网络综合 设备及存储架构， 其中线性采集存储网络综合设 备包括前端采集模块、 记录控制模块和后端存储 体阵列， 实现对数据的过滤、 转发和存储。 存储架 构包括多个处于集群工作模式的线性采集存储 网络综合设备。 本发明修改用户数据传输路径， 数据从前端采集模块直接到后端存储体阵列， 规 避性能瓶颈， 从而达到高速记录的目的。 并且前 端采集模块实时转发实现了负载均衡能力， 达到 集群模式， 可实现数据内容解析和管理， 实现数 据精细化管理； 同时在最前端执行实时过滤， 实 现防火墙效果， 保护设备安全。 权利要求书2页 说明书8页 附图2页 CN 115373838 A 2022.11.22 CN 115373838 A 1.一种线性采集存储网络综合设备， 其特征在于， 所述线性采集存储网络综合设备包 括前端采集模块、 记录控制模块和后端存 储体阵列， 其中： 所述前端采集模块， 用于解析所采集的数据包， 根据解析结果以及配置规则对数据包 执行过滤操作、 转发操作和/或存 储操作， 其中： 所述前端采集模块执行过滤操作时， 执行如下步骤： 基于由解析结果以及配置规则确 定的过滤模式对数据包进行过滤， 若当前数据包被过滤丢弃， 则结束本次操作等待下一数 据包的到来， 若当前 数据包未被过 滤丢弃， 则执 行转发操作和/或存 储操作； 所述前端采集模块执行转发操作时， 执行如下步骤： 将数据包中非高速数据以实时透 传方式转发至所述记录控制模块， 由记录控制模块传输 至所述后端存 储体阵列落盘存 储； 所述前端采集模块执行存储操作时， 执行如下步骤： 将数据包中的高速数据进行缓存， 在缓存的高速数据达到预设数据量时通知所述记录控制模块， 所述后端存储体阵列在所述 记录控制模块的控制下直接从所述前端采集模块读取缓存的高速数据落盘存 储。 2.如权利要求1所述的线性采集存储 网络综合设备， 其特征在于， 所述配置规则包括根 据数据包的五元组信息预设的过滤模式， 所述过滤模式包括非白即黑和非黑即白， 所述五 元组信息包括源IP、 目标IP、 源端口、 目标端口和协议类型。 3.如权利要求1所述的线性采集存储 网络综合设备， 其特征在于， 所述前端采集模块包 括FPGA和DDR缓存 单元， 所述前端采集模块， 在缓存的高速数据达到预设数据量时通知所述 记录控制模块， 执 行如下操作： 向所述记录控制模块产生中断， 并将高速数据在DDR缓存单元内首地址、 数据有效长度 和逻辑通道ID发送至所述记录控制模块， 所述数据包中的高速数据存储在DDR缓存单元内 实现缓存。 4.如权利要求3所述的线性采集存储 网络综合设备， 其特征在于， 所述后端存储体阵列 在所述记录控制模块的控制下直接从所述前端采集模块读取缓存的高速数据落盘存储， 执 行如下操作： 所述后端存储体阵列接收记录控制模块发送 的高速数据在DDR缓存单元内首地址、 数 据有效长度和管理逻辑地址， 启动DMA， 根据高速数据在DDR缓存单元内首地址和数据有效 长度， 将DDR缓存单元中的高速数据搬移到后端存储体阵列中管理逻辑地址对应的块地址 上， 完成数据落盘， 所述管理逻辑 地址由记录控制模块 根据逻辑 通道ID获得。 5.一种存储架构， 其特征在于， 所述存储架构包括多个处于集群工作模式的线性采集 存储网络综合设备， 所述线性采集存储网络综合设备包括前端采集模块、 记录控制模块和 后端存储体阵列， 其中： 所述前端采集模块， 用于解析所采集的数据包， 根据解析结果以及配置规则对数据包 执行过滤操作、 转发操作和/或存 储操作， 其中： 所述前端采集模块执行过滤操作时， 执行如下步骤： 基于由解析结果以及配置规则确 定的过滤模式对数据包进行过滤， 若当前数据包被过滤丢弃， 则结束本次操作等待下一数 据包的到来， 若当前 数据包未被过 滤丢弃， 则执 行转发操作和/或存 储操作； 所述前端采集模块执行转发操作时， 执行如下步骤： 将数据包中非高速数据以实时透 传方式转发至所述记录控制模块， 由记录控制模块传输至所述后端存储体阵列落盘存储； 同时基于由解析结果以及配置规则确定的转 发模式将非高速数据和/或 高速数据转 发至并权　利　要　求　书 1/2 页 2 CN 115373838 A 2行布置的线性采集存 储网络综合设备的前端采集模块用于存 储； 所述前端采集模块执行存储操作时， 执行如下步骤： 将数据包中的高速数据进行缓存， 在缓存的高速数据达到预设数据量时通知所述记录控制模块， 所述后端存储体阵列在所述 记录控制模块的控制下直接从所述前端采集模块读取缓存的高速数据落盘存 储。 6.如权利要求5所述的存储架构， 其特征在于， 所述配置规则包括根据 数据包的五元组 信息预设的过滤模式， 所述过滤模式包括 非白即黑和非黑即白， 所述 五元组信息包括源IP、 目标IP、 源端口、 目标端口和协议类型； 所述配置规则还包括根据数据包的五元组信 息预设的转发模式， 所述转发模式包括轮 询和动态负载调整。 7.如权利要求5所述的存储架构， 其特征在于， 所述前端采集模块包括FPGA和DDR缓存 单元， 所述前端采集模块， 在缓存的高速数据达到预设数据量时通知所述记录控制模块， 执 行如下操作： 向所述记录控制模块产生中断， 并将高速数据在DDR缓存单元内首地址、 数据有效长度 和逻辑通道ID发送至所述记录控制模块， 所述数据包中的高速数据存储在DDR缓存单元内 实现缓存。 8.如权利要求7所述的存储架构， 其特征在于， 所述后端存储体阵列在所述记录控制模 块的控制下直接从所述前端采集模块读取缓存的高速数据落盘存 储， 执行如下操作： 所述后端存储体阵列接收记录控制模块发送 的高速数据在DDR缓存单元内首地址、 数 据有效长度和管理逻辑地址， 启动DMA， 根据高速数据在DDR缓存单元内首地址和数据有效 长度， 将DDR缓存单元中的高速数据搬移到后端存储体阵列中管理逻辑地址对应的块地址 上， 完成数据落盘， 所述管理逻辑 地址由记录控制模块 根据逻辑 通道ID获得。权　利　要　求　书 2/2 页 3 CN 115373838 A 3