(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210910525.3 (22)申请日 2022.07.29 (71)申请人 芯河半导体科技 （无锡） 有限公司 地址 214135 江苏省无锡市新吴区菱湖大 道200号中国传感网国际创新园E1- 301室 (72)发明人 顾江波　 (74)专利代理 机构 北京神州信德知识产权代理 事务所(普通 合伙) 11814 专利代理师 朱俊杰 (51)Int.Cl. G06F 9/50(2006.01) G06F 12/02(2006.01) G06F 12/10(2016.01) (54)发明名称 一种系统DDR内存可使用容量的自动化识别 方法 (57)摘要 本发明提出了一种系统DDR内存 可使用容量 的自动化识别方法， 通过多次读写DDR地址边界， 根据地址卷绕空间的大小， 自动识别DDR类协议 可使用内存容量； 本发明原理简单， 实现方便， 在 DDR类内存系统中具有普适性， 无论DDR/LPDDR/ GDDR/HBM等， 可无缝拓展迁移， 在初 始化配置DDR 子系统的过程中， 增加了软件自动化程度， 减少 后续维护成本 。 权利要求书1页 说明书6页 附图5页 CN 115269191 A 2022.11.01 CN 115269191 A 1.一种系统DDR内存可使用容量的自动化识别方法， 其特征在于， 该方法包括如下步 骤： S1完成DDR的常规初始化； S2根据DDR最大设计内存容量， 按照ROW/BANK/COL  DDR物理地址排列顺序， 配置DMC系 统地址到DDR物理地址的映射关系； S3根据DDR所外接的DRAM内存颗粒容量的规格， 确定相应容量的边界地址， 并向所述边 界地址写入特定的数据值； S4根据读取DDR最大容量边界地址所获取的数据 值， 自动识别出DDR实际可用的内存容 量。 2.根据权利要求1所述的一种系统DDR内存可使用容量的自动化识别方法， 其特征在 于： 所述步骤S3中， 首先确 定DDR最大容量的边界地址并写入相应的特定数据值， 然后逐级 向低容量的边界地址写入相应的特定数据值。 3.根据权利要求1所述的一种系统DDR内存可使用容量的自动化识别方法， 其特征在 于： 依次读取DDR各容量边界地址， 获取相应的数据值， 将读取到的数据值与所写入相应容 量边界地址的数据值进行比较， 根据卷绕的原理， 由所获取到的数据值即可自动确定真正 DDR所外接的DRAM可使用容 量， 即DDR实际可用的容 量。权　利　要　求　书 1/1 页 2 CN 115269191 A 2一种系统D DR内存可使用容量的 自动化识别方 法 技术领域 [0001]本发明涉及DDR技术领域， 尤其涉及一种系统DDR内存可使用容量的自动化识别方 法。 背景技术 [0002]DDR(Double  Data Rate， 代表双倍数据速率)是目前最常见的内存接口， 绝大多数 芯片都需要用到内存， 尤其是SOC(System  on a Chip)， 片上系统)芯片。 SOC芯片内通常需 要集成一个DMC(DDR控制器)， 将来自内部业务上游的读写命令， 解释， 调度转化为标准DDR 接口命令与DRAM(Dynamic  Random Access Memory， 动态随机存取存储器)颗粒存取数据； 这其中很重要的一项也是本专利重点关注的便是将来自上游 业务的读写地址映射为DDR接 口物理地址。 DDR作为世界最通用的技术协议家族之一， 经过几十年的发展,从低速到高速 依次发展出D DR1/DDR2/DDR3/DDR4/DDR5， 以及其 他衍生类LPDD R/GDDR/HBM/等协议。 [0003]DDR接口总体分为两类信号:1)CA(控制)信号传递命令/地址； 2)DQ/DM/DQS(数据) 等信号传递数据， 如图1所示。 CA的地址信号由BA以及ADDR构成(ADDR在不同时钟周期又可 分为ROW地址跟COL地址)， 所以BA与ADDR(ROW+COL)地址线位宽决定了DRAM最大可寻址范 围； DQ总的位宽 决定了整颗DRAM数据总线位宽； 寻址范围乘以数据总线位宽代表了该DRAM 支持的最大内存容量。 DRAM颗粒按照DQ位宽 区分， 有三种位宽规格——X4,X8,X16； 按照容 量区分则有四～五种规格(如DDR3就有512Mb， 1Gb， 2Gb， 4Gb， 8Gb等规格， 如图2所示8Gb规 格)； DDR接口总线位宽设计为16bit， 如果用X16的DRAM颗粒， 只需要一颗(如图1， 图1即表达 的是与X16  DRAM颗粒对接的DDR接口构成。 )， 那么我们芯片的可使用内存大小就是这一颗 DRAM容量决定； 如果用X8的DRAM颗粒， 则需要两颗(如图3)， 那么我们芯片的可使用内存大 小就是由这两颗DRAM容量决定； 如果用X4的颗粒， 则需要4颗， 那么我们芯片的可使用内存 大小就是由这四颗DRAM容量决定。 因为我们在设计SOC芯片时， 其DDR数据总线位宽已经确 定， 后期DDR内存可使用容量主要就由对接的DRAM颗粒的数量与容量决定， 而DRAM颗粒的容 量其实是由DQ位宽乘以2^(BA地址位宽+ROW地址位宽+COL地址位宽)决定， 因为2^(BA地址 位宽+ROW地址位宽+COL地址位宽)表示DRAM颗粒寻址空间， DQ位宽表示每个地址可存放的 数据bit。 当DDR总线总的数据位宽DQ确定， 无论我们最终用几颗DRAM颗粒拼接， 最终DRAM内 存可使用容量都仅仅由2^(BA地址位宽+ROW地址位宽+COL地址位宽)确定。 假设我们DDR3总 线数据位宽DQ设计为16bit， 内存容量需要8Gb,那么只需要一颗容量为8Gb的X16颗粒(三位 BA地址+16位ROW地址+10位COL地址＝29)， 或者是用两颗容量为4Gb的X8颗粒(三位BA地址+ 16位ROW地址+10位COL地址＝29)， 又或者是四颗容量为2Gb的X4颗 粒(三位BA地址+15位ROW 地址+11位COL地址＝29)， 这三种方案总的地址位宽是一样的， 都是29位。 注 意： 从这里我们 知道， DDR接口数据总线位宽确定的条件 下， 颗粒有效地址位宽决定了总的可使用DRAM内存 容量。 [0004]DRAM颗粒内存储架构如 图4所示： 以最基本的电容阵列来存储计算机逻辑bit信 息， 对电容的充放电来完成写读操作。 整体架构根据容量不同， 分为几个BANK(由CA 中的BA说　明　书 1/6 页 3 CN 115269191 A 3