(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211171645.2 (22)申请日 2022.09.26 (71)申请人 山东浪潮科 学研究院有限公司 地址 250100 山东省济南市高新浪潮路 1036号S02号楼 (72)发明人 王雄儒　赵鑫鑫　姜凯　李明　 胡雷钧　 (74)专利代理 机构 济南信达专利事务所有限公 司 37100 专利代理师 姜丽洁 (51)Int.Cl. G06F 16/2453(2019.01) G06F 9/50(2006.01) (54)发明名称 一种可重构数据库查询加速处 理器及系统 (57)摘要 本发明涉及数据库设计领域， 具体提供了一 种可重构数据库查询加速处理器， 包括主机服务 器和FPGA,所述主机服务器分析用户需求并控制 加速器,所述FPGA进行加速器处理； FPGA包括控 制器、 内存和数据路径， 所述控制器接收来自主 机服务器的请求并管理内存访问数据， 还控制所 述数据路径保证数据按照正确的方向流动； 数据 路径用于数据处理和计算， 用于TPC ‑DS进行查 询。 与现有技术相比， 本发明可重构数据库查询 加速处理器不仅支持不同的查询操作， 而且可以 通过共享FPGA上的通用模块来提高资源的利用 率。 权利要求书2页 说明书5页 附图1页 CN 115544069 A 2022.12.30 CN 115544069 A 1.一种可重构数据库查询加速处理器， 其特征在于,包括主机服务器和FPGA,所述主机 服务器分析用户需求并控制加速器,所述FPGA进行加速器处 理； 所述FPGA包括控制器、 内存和数据路径， 所述控制器接收来自主机服务器的请求并管 理内存访问数据， 还 控制所述数据路径保证数据按照正确的方向流动； 所述数据路径用于数据处 理和计算， 用于TPC ‑DS进行查询。 2.根据权利要求1所述的一种可重构数据库查询加速处理器， 其特征在于， 需要在所述 FPGA内进行排序时， 所述控制器包括 一个数据块存 储器， 所述数据块存 储器具备分离功能； 将数据分成块可以加快排序速度， 数据分发到存储器的过程中需要记录数据块存储器 的使用情况， 防止数据块存 储器溢出。 3.根据权利要求2所述的一种可重构数据库查询加速处理器， 其特征在于， 所述FPGA包 括DRAM、 比较器Equ i‑checker、 比较器Range  checker、 分类器Bitonic  sorter、 BRA M以及控 制器， 所述DRAM连接Flash插 件； 在选择阶段， 所述FP GA从父数据中筛选所需数据， 将数据移动 到DRAM中， 使逻辑电路可 以直接获取数据， 然后， 开始选择阶段的计算， 数据开始从DRAM流到比较器Equi ‑checker和 比较器Range  checker， 如果比较结果显示数据符合用户请求， 则向控制器发送命中信号， 然后将数据存 储在BRAM中。 4.根据权利要求3所述的一种可重构数据库查询加速处理器， 其特征在于， 如果比较结 构显示数据符合用户请求， 则向控制器发送命中信号， 所述控制器决定将数据存储在具体 的数据块存储器中， 然后 将数据存储在BRAM中， 当遇到数据块存储器溢出问题时， 数据会写 回DRAM， 以确保数据能被正确保留。 5.根据权利要求4所述的一种可重构数据库查询加速处理器， 其特征在于， 数据选择过 后， 首先对数据进 行排序， 然后进行比较和合并， 在所述选择阶段已经在数据块存储器之间 进行了排序， 仅需处 理一个数据块存 储器内的数据即可； 首先确保要联接的数据块存储器中的表是相关的， 然后对存储数据块存储器中的数据 通过分类器Bitonic  sorter进行排序， 最后通过比较器Equi ‑checker、 比较器Range   checker以及分类 器Bitonic sorter比较并合并两个表的数据。 6.根据权利要求5所述的一种可重构数据库查询加速处理器， 其特征在于， 所述比较器 Equi‑checker进行确认两个数据是否相关， 所述比较器Range ‑checker决定接下来读取具 体表， 从BRAM分配一个小空间BRAM_join来临时存储合并的数据； 开始时， 数据从BRAM流到比 较器Equi ‑checker和比较器Range ‑checker进行比较， 如果数据是相关的， 那么数据将被合 并， 然后存 储在BRAM_join中。 7.根据权利 要求6所述的一种可重构数据库查询加速处理器， 其特征在于， TPC ‑DS进行 查询时， 从父数据中筛选所有合格的数据都存储在BRAM中， 下一步连接需要应用的不同表， 为了排序合并连接， 体系结构中会有 排序器Sort  engine和合并器Merge  engine， 在这个阶 段， 使用排序器来组织数据， 然后使用合并来组合不同表的数据， 随后， RDP聚合 Aggregation表中的数据， 并对相关数据再次进行合并； 最后， 对表进行排序Sor t engine并输出 结果。 8.一种可重构数据库查询加速系统， 其特征在于， 包括主机服务器和FPGA,所述主机服权　利　要　求　书 1/2 页 2 CN 115544069 A 2务器分析用户需求并控制加速器,所述FPGA进行加速器处 理； 所述FPGA包括DRAM控制模块、 比较器Equi ‑checker模块、 比较器Range  checker模块、 分类器Bitonic  sorter模块、 BRAM控制模块以及控制器， 所述DRAM控制模块连接Flash插 件； 从父数据中筛选所需的数据， 首先， 将数据移动 到DRAM控制模块中， 使逻辑电路以直接 获取数据， 数据开始从DRA M控制模块流到比较器Equi ‑checker和比较器Range  checker， 如 果比较结果显示数据符合用户请求， 则向控制器发送命中信号， 然后将数据存 储在BRAM中。权　利　要　求　书 2/2 页 3 CN 115544069 A 3