ICS 35. 060 L 74 中华人民共和国国家标准 GB/T 18349—2001 集成电路/计算机硬件描述语言Verilog Integrated Circuit/Computer Hardware Descriptior Language Verilog 2001-04-09发布 2001-10-01实施 国家质量技术监督局发布 GB/T 18349—2001 前言 本标准等同采用（美国）电气与电子工程师协会IEEEStd1364一1995《基于硬件描述语言 Verilog的标准硬件描述语言》，其技术内容与IEEEStd1364一1995完全一致，标准结构也无任何改 动，只是增加了附录I“专用术语中英文对照表”，以利于本标准专业术语的统一。 IEEEStd1364一1995标准已被世界各工业发达国家普遍接受，将其等同采用为我国国家标准将 使我国的集成电路CAD软件技术在使用方法上与国际保持一致，有利于我国与国际集成电路设计技 术标准化接轨，也有利于我国硬件描述语言按国际惯例规范化。 VerilogHDL（VerilogHardwareDescriptionLanguage，VerilogHDL）是一项重要的集成电路 CAD软件技术，是当前HDL（硬件描述语言)设计方法学的基础，受到半导体及集成电路设计行业的普 遍重视，世界各大半导体公司大多采用了该标准。当前国际微电子技术正在迅猛发展，我国正处在突破 集成电路产业落后局面的关键时刻，而集成电路设计是有可能首先取得成功的行业，这一点在国内已取 得共识。因此，本标准的发布实施必将会对我国的CAD发展有重要的推动作用。 硬件描述语言Verilog是PhilipR.Moorby于1983年在英格兰阿克顿市的GatewayDesign 1985年推出改进产品Verilog一XL。1989年12月，Cadence公司并购了这家公司，并于1990年将 VerilogHDL公开，成立了OVI(OpenVerilogInternational)。OVI是由VerilogHDL用户和CAE供 应商组成的行业协会，负责推动和制定工业标准。VerilogHDL在1995年12月12日被IEEE接纳为 IEEEstd1364—1995工业标准（下文简称Verilog）。 Verilog从诞生起就与生产实际紧密结合在一起，具有结构清晰、文法简明、功能强大、高速模拟和 多库支持等优点，并获得许多工具的支持，深受用户的喜爱。虽然另一种硬件描述语言VHDL于1987 年首先成为IEEEstd1076—1987标准，并于1993年扩展为IEEEstd1076—1993标准，使它得到迅速 发展，但是Verilog实际上是IC行业标准，特别是在1995年12月被IEEE接纳为正式标准后，使它成 为一种很有竞争力的硬件描述语言。 VerilogEEEstd1364一1995标准包含的内容十分丰富，主要有：词法约定、数据类型、表达式、语 义调度、赋值语句、门级建模和开关级建模、用户定义的基元、行为级建模、任务和函数、有名称的块和任 务的停用、层次化结构、指定块、系统任务和函数、值变转储文件、编译指令、PLITF和ACC接口机制、 ACC程序定义及ACC程序的使用、TF程序定义及TF程序的应用、VPI程序定义及VPI程序的使用 等内容。 本标准中黑体字和斜体字的说明见1.3。 本标准的附录A、附录B、附录C、附录D、附录E都是标准的附录。 本标准的附录F、附录G、附录H和附录I都是提示的附录。 本标准由中国标准研究中心和北京理工大学提出。 本标准由全国信息技术标准化技术委员会归口。 本标准起草单位：北京理工大学和中国标准研究中心。 本标准主要起草人：刘明业、蒋敬旗、董连续、石峰、胡燕翔、叶梅龙、董国华、樊孝忠。 I 中华人民共和国国家标准 集成电路/计算机硬件描述语言Verilog GB/T 18349—2001 Integrated Circuit/Computer Hardware Description Language Verilog 1概述 1.1本标准的目的 本标准旨在作为Verilog?硬件描述语言(HDL）的完整规范。本文档包括： VerilogHDL所有结构的形式化语法和语义； 一模拟系统的任务和函数，例如文本输出显示命令； 一编译指令，例如文本替代宏和模拟的时间刻度； 一编程语言接口(PLI)的连接机制； -存取例行程序、任务例行程序/函数例行程序以及Verilog的过程化接口例行程序的形式化语 法和语义； 一应用实例； -PLI头文件列表。 1.2本标准使用的一些约定 本标准分为多章，每章集中阐述该语言的某个特定问题。每章中各条论述单独的结构和概念。论述 中首先是对结构或概念的介绍和基本原理，接着是语法和语义描述，以及一些举例和注释。 本标准中使用的动词“shall”表示强制要求，而动词“can”表示可选择性。这些动词对于不同的读者 表示不同的含义： a）对于VerilogHDL的工具开发人员来说，动词“shall”表示标准强加的要求。要求最终实现的结 果能够实现这些要求，如果要求不能得到满足就报错。 b）对于VerilogHDL模型开发人员来说，动词shall”表示VerilogHDL的特性是语言定义的自然 结果。要求模型开发人员能够遵循这些特性所隐含的约束。动词“can”表示可选择性，模型开发人员可以 随意操作。如果采用，则要求模型开发人员遵循语言定义所阐明的要求。 c）对于使用VerilogHDL模型的用户来说，动词“shall”表示模型的特性是语言定义的自然结果。 模型用户可以依赖VerilogHDL源文本隐含的模型特性。 1.3语法描述 使用BackusNaur范式(BNF)进行VerilogHDL的形式化描述。使用以下约定： a）使用小写字母、下划线表示语法范畴。例如； module _ declaration b）使用黑体字表示保留的关键词、操作符，标点符号作为语法要求的一部分。这些字以较大的字体 出现以便于区别。例如： module=> c）使用竖线将可选项分开，除非它以黑体字出现，此时它表示其本身。例如： 国家质量技术监督局2001-04-09批准 2001-10-01实施 1 GB/T 18349—2001 unary _ operator ::- +}!|～{&|～&～|～^~ d）使用方括号将选择项括起来。例如： input_ declaration : := input [range] list_of_ variables ; e）使用大括号将重复项括起来，除非它以黑体字出现，此时它表示其本身。可选项可以出现0次或 多次；重复项按从左到右的顺序出现，遵循左递归的规则。因此，下面的两条规则是相同的： list_ of_ param _assignments : := param_assignment (, param_assignment ) list _ of _ param _ assignments : :=- param _ assignment I list _ of_ param _ assignment , param _ assignment f）如果语法范畴的名称以斜体字开始，那么它与没有斜体字部分的范畴名称是相同的。斜体字部 分是为了传达一些语义信息。例如，msb_constant_expression和lsb_constant_expression等效于 constant _ expression. 当定义一个术语时，例如定义常量宽度字体或文件名时，或者当引用常数时，特别是引用0、1、x和 z值时，主文本使用斜体字。 1.4本标准的内容 各章和附录的大纲以快速参考的形式呈现。总共有23章和9个附录。所有章条和附录A到附录E 都是本标准的正式内容。附录F到附录I只是为了提供一些信息。 第1章概述 本章讨论本标准使用的约定及其内容。 第2章词法约定 本章描述如何指定和解释词法符号。 第3章类 数据类型 本章描述数据类型net和reg。本章也讨论用作常数值的参数数据类型，并描述net上数 值的驱动和电荷强度。 第4章表达式 本章描述表达式中使用的操作符和操作数。 第5章语义调度 本章描述VerilogHDL的语义调度。 第6章贝 赋值语句 本章对VerilogHDL中两种主要的赋值语句一一持续赋值语句和过程赋值语句进行比 较，描述将数值驱动到net上的持续赋值语句。 第7章「 门级建模和开关级建模 本章描述门级建模、开关级基元和逻辑强度建模。 第8章人 用户定义的基元(UDPs） 本章描述如何在VerilogHDL中定义基元以及这些基元如何包含在VerilogHDL模型 中。 第9章行为建模 本章描述过程赋值语句、过程持续赋值语句和行为语句。 第10章任务和函数 本章描述任务和函数一 在行为模型中可以从一个以上的地方进行调用的过程，描述如 何像子程序一样使用任务，以及如何使用函数定义新的操作符。 第11章有名称的块和任务的停用 2 GB/T 18349—2001 本章描述如何停止使用任务和具有指定名称的语句块。 第12章层次化结构 本章描述如何在VerilogHDL中建立层次，如何重载在模块中说明的参数值。 第13章指定块 本章描述如何指定模块中输入端口和输出端口之间的时序关系。 第14章系统任务和函数 本章描述系统任务和函数。 第15章 值变转储(VCD)文件 本章描述与值变转储(VCD)文件有关的系统任务和文件格式。 第16章 编译指令 本章描述编译指令。 第17章1