ICS31. 200 SJ L. 56 备案号： 中华人民共和国电子行业标准化指导性技术文件 SJ/Z113602006 集成电路IP核信号完整性规范 Integrated circuit IP core signal integrity specification 2006-09-26发布 2006-12-01实施 中华人民共和国信息产业部发布 SJ/Z11360——2006 前言. 引言 1概述. 1.1范围.. 1.2前提... 1.3术语和定义. 1.4交付项概述， 1.5 引用文件. 2 交付项规范 2.1 互连串扰(电压噪声和延迟变化) 2.2 信号电迁移 11 2.3 电源和地线网格噪声和电迁移 衬底噪声及耦合. 15 2.5 SI要求文件 设计指南. ..18 3.1 互连串扰（电压噪声和延迟变化） 3.2 自感应效应 ..20 3.3 信号电迁移. 3.4 电源和地线网格的噪声及电迁移 ..21 3.5衬底噪声和耦合， 23 3.6其它重要的SI效应.. 附录A（规范性附录）设计实例中规范的实现， 附录B（规范性附录）完成可交付项的表映射. 附录C（规范性附录）互连线为中心的已有格式的分析 .35 附录D（规范性附录）缩略语. 建筑321---标准查询下载网 www. jz321. net SJ/Z113602006 前：言 本指导性技术文件附录A、附录B、附录C和附录D为规范性附录。 本指导性技术文件由信息产业部电子工业标准化研究所归口。 本指导性技术文件起草单位：集成电路IP核标准工作组。 I SJ/Z11360—2006 引言 本指导性技术文件是在参照VSIA（VirtualSocketInterfaceAlliance）《SignalIntegrityVSI SpecificationVersion2.0》的基础上制定的。 本指导性技术文件所参照的文件得到了VSIA的版权许可。 本指导性技术文件作为集成电路SoC设计中IP核复用的试用文件，内容涉及SoC设计中的数字和模 拟/混合信号IP核与信号完整性问题相关的可交付项、数据格式和相关的设计准则。 II 建筑321---标准查询下载网 www. jz321. net SJ/Z11360—2006 集成电路IP核信号完整性规范 1概述 1.1范围 号完整性（SI）问题相关的可交付项、数据格式和相关的设计准则，并给出设计实例。 本规范主要关注在SoC设计过程中，IP设计者和IP集成者进行数字和模拟/混合信号模块的集成时需 要双方沟通的SI问题，包括接口设计。本规范中IP均指以硬模块形式提供的。 本规范仅限于电源网格、互连串扰以及均匀掺杂的硅衬底和在重掺杂体硅衬底上具有外延层的硅衬 底的衬底耦合。本规范还涉及到与电源网格和信号电迁移相关的问题。本规范不涉及IC封装噪声SI问题。 本规范集中在0.18μm工艺代，同时也涉及到0.07μm及其以下工艺可能发生的SI问题。虽然SI问题是 基于0.18μm以上工艺的经验总结，但其大部分内容能够用来帮助IP在这些工艺中的转让。不过，本规范 主要关注于满足大多数IP设计者和集成者设计要求的特定工艺节点范围。 1.2前提 以下前提旨在明确SoC设计中的SI问题。这些前提分成三类：工艺技术、产品趋势和设计方法。 1.2.1工艺技术 下面关于SI问题严重性的前提是从技术或者工艺的角度提出的： a）CMOS工艺技术仍将向超深亚微米（UDSM）领域发展； b) 由于尺寸非线性缩小的必要性，相邻布线间的信号于扰日趋严重，使得SoC功能越来越不稳 定； c）尽管新的金属材料，如铜，能够将许多问题推后大约--个工艺代，但是由于电源线和地线要求 更薄更窄的金属层，这样会导致一些重要信号的互连线产生电迁移问题。 1.2.2产品趋势 现在尖端产品正朝向运行速度高达2GHZ、包含数百万门的芯片方向发展。 这些性能和封装密度需求导致了更大的设计难度： a）功耗密度的上升将引起IP间静态和动态的热干扰； b）由于相邻引线间难以预测的信号干扰，高性能芯片的更高的电平转换速度和更窄的时钟偏移容 限，使得设计更为棘手。 1.2.3设计方法 协作开发出来的。这就给参加设计的设计人员之间必要的信息共享和反馈带来了额外的困难。这类信息 包括以下内容： a）电学信息，例如在模块电源和接地端的静态或动态电压变化，模块输入端允许的噪声大小范围， 以及输出端的可能的噪声大小范围； (q 物理版图信息，例如对噪声敏感或引发噪声的连线的位置，芯片级互连的信号阻塞，信号馈通 的允许空隙间隔，以及电源线和地线连接策略，以确保模块内部电源和电流馈通有足够的电流 容量； c）时序信息，例如模块输入端的可容许的电平转换率。 1.2.4与数字IP和AMSIP规范的关系 1 SJ/Z11360—2006 SI规范与数字IP和AMSIP规范(SJ/Z11357—2006和SJ/Z11354—2006)所涵盖的设计范围相交迭。数 字IP和AMS文件包括了设计和集成数字、模拟IP的众多要求。SI文件重复了上述文件中的关键内容，并 从中借用了许多格式。本规范使用了不同属性的格式，对SI相关的交付项做了详细说明。例如，SDF、 SPEF、SPICE和GDSII在所有三种文档中均有涉及。图1示出在SoC设计中对于使用不同规范文件的高 层级设计流程图。 AMS IP 数字信号IP AMS规范 数字IP规范 SI规范 SI规范 IP集成者 图1使用SI、数字和AMSIP规范的高层级设计方法学 1.3术语和定义 1.3.1 寄存器传输级源代码RTLsource 定义IP源码描述是IP在系统芯片设计中实现和验证的原始输入。 1.3. 2 基本延迟模型basic delaymodel 定义IP的时序规范。 1. 3.3 时序分析模型timinganalysismodel 定义IP的静态时序特性。 1. 3. 4 功耗模型 powermodel 定义IP的功耗规范。 1.3.5 外围设备互连模型PIMperipheralinterconnectmodel 定义IP的物理IO端口和内部的门之间的外围互连RC。 1. 3. 6 物理模块physicalbiocks IP和系统芯片的物理实现模型。 1. 3.7 IP端口 IP port IP和系统芯片互连的压焊块或连接点。 2 建筑321---标准查询下载网 www. jz321. net SJ/Z11360—2006 1. 3.8 行为模型behavioralmodel 描述元件的功能和时序而不描述其内部结构的模型。 1. 3.9 单元级网表cell—levelnetlist 从简单的逻辑门到复杂功能块的设计对象在结构上的连接。 1.3.10 电路级网表circuit-levelnetlist 半导体器件诸如晶体管、电阻和电容等结构上的连接。 1.3.11 串扰 crosstalk 由于相邻其他连线中信号跳变，引起互连线上所传播信号波形与理想情况的偏差。 1.3.12 转换率slew 互连线中数字信号传播的斜率（用单位时间内的电压变化表示） 1.3.13 转换窗口transitionwindow 在一个可能发生特定信号跳变的时钟周期内，包含每个跳变时刻的时间间隔。 1. 3.14 米勒耦合因子millercoupiingfactor 在互连的描述方面，对于有电容耦合的相邻连线，为考虑因其同时跳变对延迟的影响所用的倍增因 子。 1.3.15 时序弧timingarc 在IP或单元的引脚之间从输入引脚到输出引脚的延迟。 1.3.16 互斥mutex 两个信号跳变的相互排它性的逻辑保证。 1.3.17 单有效onehot 任意时刻，一组信号中只有一个被激活。 1.4交付项概述 M （mandatory）强制项。 强制项是指芯片设计中采用某种“硬度”的IP时，为使大多数芯片设计能够顺利进行所必须的。 CM（Conditionallymandatory）条件强制项（其要求是由应用来确定的）。 （Recommended）推荐项。 R 推荐项是指芯片设计中采用某种“硬度”的IP时，为改善设计时间、质量或精度而推荐的。 CR（ConditionallyRecommended）条件推荐项（其要求是由应用来确定的）。 对于指定CM和CR的地方，在本规范第2章的相应条给出了条件。 遵从一 在使用本表格时，让用户能够核对此项需要。 3