1CS31.200 SJ L. 56 备案号： 中华人民共和国电子行业标准化指导性技术文件 SJ/Z11359—2006 集成电路IP核开发与集成的功能验证分 类法 Taxonomy of functional verification for integrated circuit IP core development and integration 2006-12-01实施 2006-09-26发布 中华人民共和国信息产业部发布 SJ/Z11359—2006 目 次 前言 .II 引言. III 1概述 验证的分类. 1.1 1.2 术语和定义 1.3引用文件. 目的性验证.. 2.1 动态验证... 2.2 静态功能验证 2.3 形式验证. 2.4 动态-形式混合验证 2.5 软/硬件协同验证. 2.6 仿真. 2.7 物理原型 虚拟原型开发， 2.8 2.9 验证的度量.. 2.10 术语和定义. 等效性验证， 10 3 3.1 动态验证 等效性形式检验. 11 3.2 3.3 物理验证.. +12 术语和定义 .12 3.4 IP验证. 13 集成验证. 6 功能验证模型的层次 13 功能验证映射. SJ/Z 11359—2006 前 本指导性技术文件由信息产业部电子工业标准化研究所归口。 本指导性技术文件的起草单位：集成电路P核标准工作组。 SJ/Z11359--2006 引 言 本指导性技术文件是在参照VSIA（VirtualSocketInterfaceAlliance）《TaxonomyofFunctional Verification For Virtual Component Development and Integration Version 1.2》的基础上制定的。 本指导性技术文件所参照的文件得到了VSIA的版权许可。 本指导性技术文件作为集成电路SoC设计中IP核复用的试用文件，内容涉及集成电路IP核开发与集 成的功能验证分类法。 III SJ/Z113592006 集成电路IP核开发与集成的功能验证分类法 1概述 本指导性技术文件（以下简称文件）的目的是对不同的验证技术予以介绍，并对这些技术涉及的术 语进行统一定义。 本文件是为从事集成电路IP核（IntellectualPropertyCore,以下简称IP）和系统芯片(System-on-Chip， 以下简称SoC)开发设计的工程人员编写的。包括从事创建IP的设计及验证、以及为了设计SoC而从事IP 集成和验证的工程人员。在第1、2和3章的最后，.列出了该章中用到的术语。 1.1验证的分类 功能验证技术和方法可按照表1所示的体系进行分类，其中将功能验证分为四大块： 表1功能验证分类 IP验证 SoC验证 目的性验证 x x 等效性验证 x x 本文件按照以下四个部分进行组织，并包含了为完成各类验证所需工具和技术的具体描述： 目的性验证目的是验证设计者所预想的功能是否在设计中得到正确实现。通常，目的性 验证在最高抽象层次上完成。其最终结果是建立一个所谓的“黄金模型”，该模型可以作 为整个设计过程中各种更加详细的设计视图的参考基准； 等效性验证目的是验证在设计过程中生成的不同层次的设计功能是否与“黄金模型”功 能相一致； IP验证是指对单个IP的功能进行验证的过程，即单元测试； 集成验证（SoC验证） 是指对包含一个或多个IP的SoC进行功能验证的过程，即SoC 的系统级验证。 以上每项验证任务所使用的技术和工具之间存在很大的重叠。虽然IP的验证和SoC的验证过程相同 或者相似，但是，验证测试组件的模型和源代码集则可能不同。对IP验证，关键是验证IP内部逻辑的详 尽功能以确保IP的正确实现。而SoC验证则是把重点放在IP的连接和相互作用上，验证所用模型应能精 确地仿效IP的接口，而对IP的内部功能只需能够近似地塑造即可。 本文件给出了如何验证某个设计与规范中所要求的功能行为是否相符。而不涉及其更高层的评估问 题，比如设计规范是否能满足消费者的要求、体现系统级的意向。 1.2术语和定义 1.2.1 等效性验证EquivalenceVerification 验证各层次的设计和设计的各种格式在功能上是否一致的过程。 1. 2. 2 集成验证（Soc验证）IntegrationVerification（SocVerification） 对包含一个或多个IP的SoC功能进行验证的过程。 1.2. 3 目的性验证IntentVerification 确定一个设计是否符合其行为规范的验证过程。 SJ/Z11359—2006 1.2. 4 IP验证IPVerification 对单个IP进行功能验证的过程，即元件的单元测试。 1.3引用文件 SJ/Z11358—2006集成电路IP核模型分类法。 2 自的性验证 2.1动态验证 动态验证是用一套激励，对设计模型或设计的一组模型，或者是设计的硬件实现进行验证。下列动 态验证工具和技术用于目的性验证。 2.1.1确定性模拟 模拟指的是对一个模型施加激励并由该模型产生响应的过程。在确定性模拟中，激励被明确规定， 而且模型的期望响应能预知并被检测到。这里有两类模拟器：基于事件的模拟器和基于周期的模拟器(或 称节拍式模拟器)。 基于事件的软件模拟器通过提取事件进行操作，每次取一个事件，并经由设计传播这些事件，直至 得到稳定的状态条件。设计模型不仅包含周期内时序的概念，同时也包含功能的概念。输入激励的任何 到达时刻的不同，一个设计元素很可能会在一个时钟周期内求几次值。尽管基于事件的模拟能提供高精 度的模拟环境，但模拟执行速度决定于设计规模，对于大规模的设计执行速度往往会相当慢。 基于周期的模拟器采用了不同的方法。这种模拟器不再具有周期内时序的概念，而是每个周期一次 性地对状态元素和（或）端口之间进行逻辑的验证。由于每个逻辑元素在每个周期中只求值一次，因此 这种方法极大地缩短了执行时间。基于周期模拟器的简化模型（没有时序，逻辑状态少等等），会在一 定程度上限制这类模拟器所能处理的电路类型。比如说，对于依赖于周期内部时序的电路，或者对于有 未知值在其中传播的电路，要想进行准确的模拟就不能使用这种基于周期的模拟方法。 2.1.2随机测试图形模拟（定向和非定向） 在定向的随机测试图形模拟验证中，随机地址、数据和控制值被驱动至总线或信号流中，同时一个 或多个总线协议检测器对这些信号进行监控，以确保总线协议不会因为这些操作而被破坏。尽管，随机 测试图形模拟验证也可能对其他设计结构的模拟同样有用，但这种验证方法更加适用于总线的验证。 验证测试程序集是有定向的，因为所产生的测试周期并不是完全随机建立起来的，而是在建立时强 调了设计的某些方面。这种测试程序发生器可以通过设置来产生特定的事务处理周期，如伪随机序列中 的读、写和读-修改-写等。而且同时会伴有特定的分配，如20%的读，30%的写和50%的读-修改-写。 同样，可以使用随机序列产生数据和地址域，但是得在规定的限制范围内或使用有限的离散数值。当然， 这些序列必须具有正确的功能。 对于用确定性模拟很难验证的角落条件、序列以及数据相关的状态，这类验证测试可以发挥作用。 使用这种方法，任何算法错误都能在设计的早期就被发现并得到更正。 在非定向的模拟中，被测设计的输入直接由随机测试图形发生器驱动，而在输出则是检测出现的任 何无效操作。这种方法最常用于验证数据通道和算术单元，或用来验证能够接受任意随机序列的小模块。 2.1.3硬件加速 指为加速某些模拟操作而将软件模拟中部分或全部的组件具体安排在特别设计的硬件平台中的过 程。最典型的情况是，测试平台仍然在软件中运行，而被验证的设计则在硬件加速器中运行。有些类型 的加速器也能运行行为级代码，此时并未完全确定每个周期的行为。在这种情况下，确定性的模拟，或 随机测试图形模拟可以全部在硬件加速器中运行。 2.1.4硬件建模 2 SJ/Z11359-2006 有时，有些设计元件的软件模拟模型并未完全具备，或者不够精确。为了解决这个难题可以在硬件 模型器中运行一个硬件样片，并将它连接到软件模拟器上。这个硬件模型器接收来自模拟器的输入，然 后将该输入送到硬件样片中运行一个以上的周期，获得器件的输出信号，并将它送回模拟器。 2.1.5协议检验器 协议检验器是指监视接口的事务处理以及检查任何无效操作的单元。如果在模拟过程中检测到任何 无效操作，检验器即将其标记为一个错误。这些检验器可以嵌入到测试平台中，但不作为设计的一部分。 对于这种应用，检验器仅在模拟时才起作用。当然，协议检验器也可以嵌入在设计当中，检验器不仅可 以在模拟时，而且在实际的物理器件进行正常操作时，也可以检验是否发生违反。嵌入到设计中的检验 器应可以综合到门级。 2.1.6预期结果检验器 预期结果检验器是系统验证平台的一部分，它是对模拟结果与事先制订的预期响应文件进行比较。 如果两者不符，将立即报错。 2.2静态功能验证 静态功能验证利用形式数学方法来进行验证而不使用验证测试程序集。 2.3形式验证 形式验证利用数学方法对设计的功能方面进行验证。由于形式验证依赖于对设计的数学分析，因此 无需使用验证测试程序集。其验证的适用范围也包括等效性检验，这一部分在3.2中。下面提到的是适 用于目的性验证的形式验证工具和技巧。 2.3.1特性/模型检验 特性/模型检验是运用形式数学来验证设计的功能性质。模型检验器是对设计的所有可能输入条件 下的全部状态空间范围内进行探测，力求找出通过模拟很难发现的错误。当模型检验器报告指出某种特