ICS31.200 SJ L 56 备案号： 中华人民共和国电子行业标准化指导性技术文件 SJ/Z 11357—2006 集成电路IP软核、硬核的结构、性能和物 理建模规范 Integrated circuit soft and hard IP core structural, performance and physica Imodeling specification 2006-09-26发布 2006-12-01实施 中华人民共和国信息产业部发布 SJ/Z11357—2006 目 次 前言。 引言. 1概述. 1.1范围 1.2术语和定义 1.3方法学描述... 1.4 交付项概述.. 1.5引用文件. 2交付项规范. 2.1 实现级的行为和结构模型 2.2实现级的性能模型， 2.3 物理建模. 12 2.4设计约束. 17 3IP的指导原则 .20 3.1芯片与IP连接的层级化集成. 20 3.2命名原则... 附录A（规范性附录）设计IP时应注意的问题 27 附录B（规范性附录）术语和定义 SJ/Z11357—2006 前言 本指导性技术文件附录A、附录B为规范性附录。 本指导性技术文件由信息产业部电子工业标准化研究所归口。 本指导性技术文件的起草单位：集成电路IP核标准工作组。 SJ/Z113572006 引 言 本指导性技术文件是在参照VSIA（VirtualSocketInterfaceAlliance）《SoftandHardVCStructural， PerformanceandPhysicalModelingSpecificationVersion2.1》的基础上制定的。 本指导性技术文件所参照的文件得到了VSIA的版权许可。 本指导性技术文件作为集成电路SoC设计中IP核复用的试用文件，内容涉及集成电路IP软核、硬核 的数据表示，用以支持从RTL设计规划到最终验证的硬件设计流程。 II SJ/Z11357---2006 集成电路IP软核、硬核的结构、性能和物理建模规范 1概述 1.1范围 本规范规定了集成电路IP核（IntellectualPropertyCore，以下简称为IP）的数据表示格式，用以支 持从寄存器传输级(RTL，RegisterTransferLevel)设计规划到最终验证的硬件设计流程。 本规范包括如下内容：IP硬核和IP软核所需的RTL源码及其性能模型的格式，关于设计约束要求的 摘要。 本规范包括了结构网表中使用的数据格式和一些与硬核IP有关的物理数据类型。本规范还包括一套 指导原则，以减少不同IP之间、IP和其他系统逻辑之间在命名空间上发生冲突的可能性，以及对命名空 间发生冲突时的一些处理原则。 本规范中数据格式的“应用领域"-被界定为对集成电路IP的创建、定义、交换和集成的描述。 1.2术语和定义 1. 2. 1 RTL源码RTL.source 规定IP源码的描述；并且是把IP集成到系统级芯片设计时用作实现和验证的原始输入。 1.2. 2 基本延时模型basicdelaymodel 规定IP的时序规范。 1.2. 3 时序分析模型，timinganalysismodel 规定IP的静态时序特性。 1.2. 4 功耗模型 powermodel 规定IP的功耗模型格式。？ 1. 2.5 外围互连模型PlMperipheralinterconnectmodel 规定IP的物理IVO端口与其内部门电路之间进行外围互连时，所使用的互连电阻与电容（RC）。 1.2. 6 物理模块physicalblocks IP和系统芯片的物理实现模型。 1. 2.7 IP端口IPport IP和系统芯片之间的引脚（pad）或连接点。 1.2.8 行为模型behavioralmodel 描述了元件的功能和时序，但不描述其内部结构。 1. 2. 9 单元级网表 celllevelnetlest SJ/Z113572006 从简单逻辑门到复杂功能块的这些设计对象之间的结构互连。 1.2.10 电路级网表circuitlevelnetlest 晶体管、电阻和电容等半导体器件的结构互连。 1.3方法学描述 本规范规定了IP数据表示格式，用以支持从RTL设计规划到最终验证的硬件设计流程。设计流程和 设计方法学的细节不是本规范的内容，但所选择的格式必须支持常用的流程和方法学。 图1：IP设计方法学图示了本规范所支持的IP设计方法学中的IP创建部分和IP集成部分， 对数据表示格式的要求，是以通用的实现任务和验证任务为基础的。其中有代表性的任务包括： a) 实现方面的任务 设计估算； 逻辑设计（RTL布图规划，综合，详细的布图规划，时钟插入，测试插入）； 物理设计（模块的生成、数据通路的生成、布局布线、IPO/ECO）。 b) 验证方面的任务 功能验证（事件驱动仿真、基于周期的仿真、硬件仿真、FPGA仿真、形式验证）； 时序验证（延时计算、寄生参数提取、时序仿真、时序分析）： 功耗分析，信号完整性分析； 物理验证（LVS、DRC、ERC） SJ/Z11357-—2006 产生 TOP 系统需求 验证流程 行为级模型 系统建模 硬件仿真棋型 分析 设计流程 评估测试平台 系统级 数据说明 系统级 设计 指令集模型 设计 验证流程 总线功能 总线功能 总线功能模型 验证 验证 RTL RTL代码软件 RTL 驱动程序 级设计 级设计 功能测试 RTL 浏试平台 级验证 级验证 综合脚本 综合 综合 时序模型 布局 布局 硬件 布局接口 板级 软件 仿真 设计 设计 & 门级验证 门级网表 门级验证 .样片 时序接口 时钟 性能验证 性能验证 电源接口 互连模型 布线 布线 布局布线接口 最终的 最终的 测试向量 验证 验证 故障覆盖率 系统集成 DOWN 系统特征 化 IP供应商 IP交付项 IP集成商 图1IP设计方法学示意 1.4交付项概述 交付项包括对数据表示要求的规定，数据表示格式的选择,以及包括对IP的实现、验证和系统芯片 设计所必需的恰当的IP指导原则的规定。 1.5引用文件 SJ/Z113582006 5集成电路IP核模型分类法