ICS31.200 SJ L 56 备案号： 中华人民共和国电子行业标准化指导性技术文件 SJ/Z 11356—2006 片上总线属性规范 On-Chip bus attributes specification 2006-09-26发布 2006-12-01实施 中华人民共和国信息产业部发布 SJ/Z11356—2006 目 次 前言 引言... .III 1概述.. 1.1范围. 1.2目标 1.3术语和定义 1.4片上总线方法学概述.. 1.5交付项概述. 2交付项规范.. 2.1片上总线的用户指南 2.2实现规范（R） 2.3物理属性. 2.4技术属性. 10 2.5IP接口 3设计指南.. 17 3.1用户指南.. 17 3.2实现指南... 附录A（资料性附录）总线的技术属性和交付项 19 附录B（规范性附录）OCB术语和定义 33 SJ/Z11356—2006 前言 本指导性技术文件的附录A为资料性附录，附录B为规范性附录。 本指导性技术文件由信息产业部电子工业标准化研究所归口。 本指导性技术文件的起草单位：集成电路IP核标准工作组。 ⅡI SJ/Z11356-2006 引 言 本指导性技术文件是在参照VSIA（VirtualSocketInterfaceAlliance）.《On-ChipBusAttributes SpecificationVersion2.0》的基础上制定的。 本指导性技术文件所参照的文件得到了VSIA的版权许可。 本指导性技术文件作为集成电路SoC设计中IP核复用的试用文件，内容涉及片上总线的设计和选 择，支撑材料及文档的编制。 SJ/Z11356—2006 片上总线属性规范 1概述 1.1范围 本规范适用于系统集成者、集成电路IP核（IntellectualPropertyCore,以下简称IP）开发者和总线开 发者在使用或开发片上总线时所使用的片上总线、支撑材料和文档的编制。根据本规范中的定义，片上 总线可以分为系统总线和外设总线。 1.2目标 本规范的目标是为片上总线设计方案定义一个最小的属性集合、片上总线是用来连接各IP核的。本 规范适用于三种不同的用户：片上总线供应者、IP设计者和系统级芯片设计者。 本规范规定了片上总线供应者在文档制定、模拟模型、RTL代码实例、测试平台以及符合性测试方 面应该提供哪些内容，还要求提供者依据标准模板来编写总线的特性文档以便使总线使用者容易地比较 不同的产品，选择其需要的产品。该模板也可使总线桥和总线包装的设计更加容易。总线桥和总线包装 是用于将一些不向的总线连接在一·起，并可把具有通用接口的外围IP连接到真体的总线上，这些模块应 当允许使用者把带有不同总线接口的外围IP集成到同一芯片上。 1.3术语和定义： 1. 3.1 总线层次结构bushierarchy 一个系统中的多个总线之间的连接结构。通常是根据带宽来组织的，处理器总线在层次结构的“顶 端”，然后是系统总线，最后是连接最低带宽的外围器件的外设总线。 1.3. 2 总线包装buswrapper 介于总线与IP接口之间或者IP接口与IP接口之间的逻辑；它独立于任何具体的总线和IP协议。 1. 3. 3 事务处理层transactionayer、 它完成模块或者IP之间的点对点传输。事务处理层不对信号名称或时钟周期协议进行定义。 1. 3. 4 IP接口IPinterface 一种在总线与IP之间进行通信的标准接口，它独立于任何具体的总线或IP协议。 1.4片上总线方法学概述 总线是系统中多个芯片之间传递数据的方法。总线有一个使各芯片进行通信的协议或方法，因此总 线上的所有芯片都知道什么时候轮到它从（或向）其它芯片接收（或发送）数据。 当总线上的两个芯片之间需要传递数据时，其中的一个芯片需要启动传递。这叫总线使用请求。两 个芯片在进行数据传输时，不是同时准备好的。因此，如果一个芯片要向另一芯片请求获得数据，则发 送数据的芯片需要对请求作出应答，并表示它已准备好发送数据。接收芯片随后要告知发送芯片可以发 送数据。为了结束这样一个传输，接收芯片要对已接收到的数据作应答，或者是请求重发数据。如果是 重发数据，则将重复这一传输过程，否则芯片就释放总线。 SJ/Z11356-2006 当有多个芯片可以启动总线上的数据传输时，总线就有多个主设备。在这种情况下，就需要有某种 方法，以判定哪个主设备能拥有总线。例如，如果多个主设备在同一时刻发出总线请求，总线仲裁器就 以某种优先级顺序，让每个主设备轮流使用总线，以免某个主设备的请求被封锁。 传统上，芯片之间的总线是一组带有多个双向缓冲器的双向信号。所有前面关于握手的描述，是由 总线上芯片之间的控制信号完成的。完成通信握手的具体方法叫做总线协议。随着芯片能力的提高，以 前在多个芯片上完成的功能现在可以包含在同一芯片上。因此，在这些功能之间的数据传输，即总线， 也就被包含在同一芯片上。这就是所谓的“片上总线”。 将许多P方便地整合到带有处理器的芯片上的一个关键部件，便是片上总线结构。几乎所有的IP都 将借助于公共总线相连而与处理器集成在一起。 1.4.1层次结构与分类 总线的层次结构如图1所示。 缓冲 总线封装 IP接口 处理器OCB> 线VF 主OCBIF 冲裁器 系统OCB3 OCB桥 外设OCB 图1总线的层次结构图 总线层次结构是包含处理器总线、系统总线和外设总线的总线层次结构。局部处理器总线用于将处 理器、高速缓存、MMU和协处理器连接在一起。 系统总线构成了系统的主干，把若干个处理单元连接起来，比如：一个RISC处理器、一个DSP和 一个DMA引擎。每一个这样的处理单元都可以被看作是一个总线主设备，因为它可以启动系统中各单 元之间的数据传输。系统总线上也将包含一些高带宽的从设备，比如片上存储器或高分辩率LCD外设等， 要以尽可能高效方式被总线主设备访问。 在系统设计中有许多其他功能模块，它们并不是把高效的总线主设备访问作为它们的优先设计约 束。例如，功耗效率、设计的可移植性与复用性或者是门数，都可能被作为较高优先权的设计约束，而 传输带宽没有作为优先的设计约束。这些功能模块应当被置于外设总线上。 1.4.2外设总线与系统总线的比较 表1举例说明了系统总线和外设总线之间不同总线特性。 2 SJ/Z11356—2006 表1 总线特性 系统总线 外设总线 多个主设备操作 单个总线主设备 流水线操作 非流水线操作 猝发传输 只能单个传输 可变的传输周期 固定的传输周期 分裂事务处理 不支持分裂事务处理 支持高速缓存 不支持高速缓存 检错码与超时 不支持超时 需要作时序分析 通过协议保证时序 一条外设总线只能有一个总线主设备。这个设备可以是一个处理单元。但更多的情况是，外设总线 上的这个主设备实际上是一个连接到高层系统总线上的桥。这实际上提供了多个主设备对外设总线的访 问，因为不同的总线主设备可以在系统总线上经仲裁而获得对外设总线的访问。 系统总线和外设总线之间的桥模块有许多优点。其中最大的优点是，连接到处理单元的高带宽总线 接口的复杂性只需在一个桥部件中实现，而不需在设计中的所有外设中重复。将设计的复杂性局限在桥 部件内，可以减少设计风险和缩短上市时间，而且可以使用标准的通用桥： 与系统总线相比，外设总线使用了简化的信号接口，因而系统总线的许多总线特性未被支持。所以， 外设接口的时序分析应当是一个简单的事情，其建立时间和保持时间是由总线协议保证的，并不需要对 每个实现都进行分析。 1.5交付项概述 表2规定了片上总线的总线属性。数据交付项概要与本规范的第2章相关。 下面的列表描述了表中各个栏目和栏目中的关键词。 格式列出了且前可用的、认可的格式 OCBD，IPD，SOCI分别说明了交付项对片上总线开发者（OCBD)人 P开发者（IPD）以及片 上系统集成者（SOCI）的适用性。 M （mandatory）强制项。 强制项是指芯片设计中采用某种“硬度”的IP时，“为使大多数芯片设计能够顺利进行所必须的。 CM（Conditionallymandatory）条件强制项（其要求是由应用来确定的）。 （Recommended）推荐项。 R 推荐项是指芯片设计中采用某种“硬度”的IP时，为改善设计时间、质量或精度而推荐的。 CR（ConditionallyRecommended）条件推荐项（其要求是由应用来确定的）。 对于CM和CR，应在备注中明确指出当条件满足时该交付项应用于哪一类设计，并在备注中充分说 明该类设计所需要具备的条件。 注：备注可提供说明信息，可描述CM和CR的特定必要条件。 3