(19)国家知识产权局 (12)实用新型专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 202222064589.4 (22)申请日 2022.08.05 (73)专利权人 徐州卡斯莱特智能控制研究院有 限公司 地址 221700 江苏省徐州市丰 县高新技术 产业开发区(常店镇)创业园十号楼2 楼226室 (72)发明人 蒋惠良　李甲　李强　祝周宇　 (74)专利代理 机构 北京华际知识产权代理有限 公司 11676 专利代理师 刘秀颖 (51)Int.Cl. B65D 25/10(2006.01) B65D 81/05(2006.01) B65D 55/02(2006.01)B65D 51/24(2006.01) B65D 85/86(2006.01) (54)实用新型名称 一种集成电路 芯片运输用的存放装置 (57)摘要 本实用新型涉及一种集成电路芯片运输用 的存放装置， 包括放置箱， 放置箱包括下半箱和 上半箱， 下半箱与上半箱的一边铰接， 下半箱与 上半箱能够旋转拼合与打开， 上半箱与下半箱之 间设置有用于将二者锁紧固定的锁紧组件； 下半 箱的内底 面阵列设置有若干放置工位， 放置工位 包括放置槽和容纳槽， 放置槽用于放置集成电路 芯片的封装外壳， 容纳槽环绕放置槽设置， 容纳 槽用于容纳集成电路芯片的引脚； 上半箱的内顶 面设置有若干压紧块， 压紧块的数量与放置工位 的数量相同， 若干压紧块与若干放置工位一一对 应设置， 当上半箱与下半箱拼合时， 压紧块位于 容纳槽的正上方且二者间留有间隔。 本实用新型 具有能够避免集成电路芯片在运输途中引脚磕 碰损伤的优点。 权利要求书1页 说明书4页 附图4页 CN 218022974 U 2022.12.13 CN 218022974 U 1.一种集成电路芯片运输用的存放装置， 其特征在于： 包括放置箱(3)， 所述放置箱(3) 包括下半箱(32)和上半箱(31)， 所述下半箱(32)与上半箱(31)的一边铰接， 所述下半箱 (32)与上半箱(31)能够旋转拼合与打开， 所述上半箱(31)与下半箱(32)之间设置有用于将 二者锁紧固定的锁紧组件(4)； 所述下半箱(32)的内底面阵列设置有若干放置工位(5)， 所述放置工位(5)包括放置槽 (51)和容纳槽(52)， 所述放置槽(51)用于放置集成电路芯片的封装外壳(1)， 所述容纳槽 (52)环绕放置槽(51)设置， 所述容纳槽(52)用于容纳集 成电路芯片的引脚(2)： 所述上半箱 (31)的内顶 面设置有若干压紧块(6)， 所述压紧块(6)的数量与放置工位(5)的数量相同， 若 干所述压紧块(6)与若干放置工位(5)一一对应 设置， 当所述上半箱(31)与下半箱(32)拼合 时， 所述压紧块(6)位于容纳槽(52)的正上 方且二者间留有间隔。 2.根据权利要求1所述的一种集成电路芯片运输用的存放装置， 其特征在于： 所述放置 槽(51)的内壁均与集成电路芯片的封装外壳(1)贴合， 所述容纳槽(52)的所有内壁均不与 集成电路芯片的引脚(2)接触。 3.根据权利要求2所述的一种集成电路芯片运输用的存放装置， 其特征在于： 所述压 紧 块(6)背离上半箱(31)内顶面的表面设置有保护层(7)， 所述保护层(7)为弹性材 料层。 4.根据权利要求1所述的一种集成电路芯片运输用的存放装置， 其特征在于： 所述锁紧 组件(4)包括锁紧圈(41)与锁紧杆(42)， 所述锁紧圈(41)为弹性圈， 所述锁紧圈(41)的一点 固定连接于下半箱(32)远离与上半箱(31)铰接点的竖直外侧壁， 所述锁紧杆(42)水平设置 在上半箱(31)远离与下半箱(32)铰接点的竖直外侧壁， 所述锁紧圈(41)套设在锁紧杆(42) 上且处于绷紧状态。 5.根据权利要求4所述的一种集成电路芯片运输用的存放装置， 其特征在于： 所述锁紧 杆(42)的侧壁上环绕开设有防滑槽(8)， 所述防滑槽(8)内壁设置有防滑纹， 所述锁紧圈 (41)与锁紧杆(42)接触的部分位于防滑槽(8)内。权　利　要　求　书 1/1 页 2 CN 218022974 U 2一种集成电路芯片运输用的存 放装置 技术领域 [0001]本实用新型涉及集成电路芯片技术领域， 具体涉及一种集成电路芯片运输用的存 放装置。 背景技术 [0002]集成电路芯片是一种微型电子器件或部件。 采用一定 的工艺， 把一个电路中所需 的晶体管、 电阻、 电容和电感等元件及布线互连一起， 制作在一小块 或几小块半导体晶片或 介质基片上， 然后封装在一个壳体内， 成为具有 所需电路功能的微型结构； 其中所有 元件在 结构上已组成一个整体， 使电子元件向着微小型化、 低功 耗、 智能化和高可靠性方面迈进了 一大步。 当今半导体工业大多数应用的是基于 硅的集成电路。 [0003]参照图1‑2， 现有技术中的集成电路芯片包括芯片本体、 封装外壳1和引脚2， 芯片 本体封装在封装外壳1 内， 引脚2插设在封装外壳1上且一端与芯片 本体电性连接， 其中封装 外壳1对芯片 本体起到安放、 固定以及保护作用。 目前集 成电路芯片在运输过程中存在一个 问题： 由于引脚2的一部 分暴露在封装外壳1外部， 而运输途中运输工具难免发生颠 簸， 因此 集成电路芯片也会跟随震动， 引脚2很容与其他物体发生而发生歪斜 或折断， 导致集成电路 芯片无法正常使用。 实用新型内容 [0004](一)解决的技 术问题 [0005]针对现有技术中的不足， 本实用新型提供一种集成电路芯片运输用的存放装置， 以解决现有技 术中的集成电路芯片在运输过程中引脚容 易磕碰损坏的问题。 [0006](二)技术方案 [0007]为实现上述目的， 本实用新型的技 术方案如下： [0008]一种集成电路芯片运输用的存放装置， 包括放置箱， 所述放置箱包括下半箱和上 半箱， 所述下半箱与上半箱的一边铰接， 所述下半箱与上半箱能够旋转拼合与打开， 所述上 半箱与下半箱之间设置有用于将二 者锁紧固定的锁紧组件； [0009]所述下半箱的内底面阵列设置有若干放置工位， 所述放置工位包括放置槽和容纳 槽， 所述放置槽用于放置集 成电路芯片的封装外壳， 所述容纳槽环绕放置槽 设置， 所述容纳 槽用于容纳集成电路芯片的引脚； 所述上半箱的内顶面设置有若干压紧块， 所述压紧块的 数量与放置工位的数量相同， 若干所述压紧块与若干放置工位一一对应设置， 当所述上半 箱与下半箱拼 合时， 所述压紧块 位于容纳槽的正上 方且二者间留有间隔。 [0010]进一步的， 所述放置槽 的内壁均与集成电路芯片的封装外壳贴合， 所述容纳槽的 所有内壁均不与集成电路芯片的引脚接触。 [0011]进一步的， 所述压紧块背离上半箱内顶面的表面设置有保护层， 所述保护层为弹 性材料层。 [0012]进一步的， 所述锁紧组件包括锁紧圈与锁紧杆， 所述锁紧圈为弹性圈， 所述锁紧圈说　明　书 1/4 页 3 CN 218022974 U 3