(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202110106298.4 (22)申请日 2021.01.26 (71)申请人 复旦大学 地址 200433 上海市杨 浦区邯郸路2 20号 (72)发明人 曾璇　严昌浩　王胜国　周电　 沈悦　 (74)专利代理 机构 上海元一成知识产权代理事 务所(普通 合伙) 31268 专利代理师 吴桂琴 (51)Int.Cl. G06F 30/398(2020.01) G06F 30/27(2020.01) G06N 3/00(2006.01) G06N 7/00(2006.01) G06F 111/08(2020.01)G06F 119/02(2020.01) (54)发明名称 一种针对大规模SRAM阵列电路后仿真的高 效良率分析方法 (57)摘要 本发明属于集 成电路技术领域， 涉及一种针 对大规模SRAM阵列电路后仿真的高效良率分析 方法。 本发明利用小规模SRA M阵列电路和大规模 SRAM阵列电路的相关性， 将小 规模SRAM电路作为 低置信度源， 大规模SRAM电路作为高置信度源， 对小规模和大规模SRAM电路的性能关于工艺参 数构造多置信度高斯过程模型； 采用自适应迭代 的策略， 以小 规模SRAM电路的最优偏移向量作为 起始点， 迭代地搜索和更新大规模SRAM电路的最 优偏移向量， 并迭代地构造及更新多置信度高斯 过程模型， 提出通过求解一个多模态优化问题， 得到小规模SRAM电路最优偏移向量附近的失效 边界， 将其加入大规模SRAM电路的初始建模中， 进一步提高算法的收敛速度。 该方法能大幅减少 大规模SRAM阵列后仿真良率分析 所需仿真次数。 权利要求书5页 说明书10页 附图4页 CN 114792084 A 2022.07.26 CN 114792084 A 1.一种针对大规模SRAM阵列电路后仿真的高效良率分析方法， 其特征是， 该方法采用 多置信度高斯过程建模方法对小规模SRAM电路性能和大规模SRAM电路性能建模， 构 造自适 应迭代框架， 以小规模电路的最优偏移向量为起始点， 迭代地搜索和更新大规模电路的最 优偏移向量并更新多置信度模型， 同时利用多模态优化问题求解技术， 搜索小规模电路的 失效边界并将其加入多置信度高斯过程建模中， 从而大幅减小采样量， 提高SRAM后仿真良 率分析的速度和精度， 其包括： 输入参数： 1)大规模SRAM电路的版图文件； 2)工艺参数的概 率分布密度函数p(x)； 3)电路性能指标的测量时间th、 电路性能指标的失效阈值yh0； 4)算法参数： 互信息降维系数k、 低置信度建模的初始数据集的点数Nini、 迭代中每次添 加的采样数ΔN、 收敛判断条件中的阈值th||ΔOSV||； 输出结果： 大规模SRAM阵列电路后仿真良率； 按下述步骤： 步骤(1)建立大规模SRAM阵列电路后仿真良率分析模型； 步骤(2)利用互信息降维方法对大规模SRAM电路进行降维； 步骤(3)绘制小规模SRAM阵列电路的版图， 在标准工艺角上仿真， 确定小规模SRAM阵列 电路的测量时间tl和阈值电压 差yl0； 步骤(4)在小规模SRAM阵列电路上， 应用MFRIS算法， 搜索小规模SRAM电路的最优偏移 向量OSV， 然后应用多模态优化 算法， 求解得到小规模电路失效边界上的点； 步骤(5)利用多置信度高斯过程模型迭代求 解大规模SRAM电路最优偏移向量； 步骤(6)根据迭代过程输出的最优偏移向量和性能模型， 在最优偏移向量附近采样求 解最终良率。 2.按权利 要求1所述的方法， 其特征是， 所述步骤(1)中， 建立针对大规模SRAM电路后仿 真良率分析问题的模型； 工艺参数x＝[x1,…,xD]T是D维随机变量， 包括所有的工艺参数， 例如晶体管的阈值电 压等等； 不失一般性的， 假设这些工艺参数彼此独立且属于正态分布， 则工艺参数x的联合 概率密度函数为 其中， pd(xd)是针对每个独立的工艺参数随机变量的概率密度分布函数， 由代工厂提 供； SRAM阵列的失效率可以表示 为 Pfail＝ ∫Ωp(x)dx＝ ∫I(x∈Ω)p(x)dx         (2) 其中Ω代表失效空间， I(x∈Ω)表示失效的指示函数， 当x∈Ω时， I(x∈Ω)取值为1， 否则为0； 如果有多个性能， 则当其中任意一个违背了对应的性能指标时， 电路即失效； 该种 情况下， 电路有 多个失效区， 失效空间可以记作， 其中N为失效区的个数。 3.按权利 要求1所述的方法， 其特征是， 所述步骤(2)中， 在大规模SRAM阵列电路中应用权　利　要　求　书 1/5 页 2 CN 114792084 A 2互信息降维方法进行降维； 离散变量X和Y的互信息值定义 为 其中p(x,y)是联合分布， p(x)和p(y)是边缘分布； 针对SRAM阵列中每一列的性能， 对于 所有工艺参数分别计算互信息值， 筛选出互信息值大于等于k*最大互信息值的参数， 其中 系数k可取0.2； 选择包含被筛选出的参数的SRAM单元作为重要单元， 选取包含重要单元的 行和列组成小规模SRAM电路作为低置信度数据源。 4.按权利要求1所述的方法， 其特征是， 所述步骤(3)中， 根据步骤(2)中确定的小规模 SRAM电路， 绘制相应的小规模SRAM电路的版图， 并对其在 TT标准工艺角下进 行仿真， 确定小 规模SRAM阵列电路的测量时间tl和阈值电压 差yl0； 对于待求解的大规模SRAM阵列后仿真电路， 采用SPICE进行瞬态仿真， 对于读失效而 言， 给定测量时间th， 如果此测量时间内最大位线电压差yh小于给定的阈值yh0， 则此读操作 失败， 通常测量时间位于位线电压差变化曲线的线性区域； 在真实的后仿真中， 大规模SRAM 电路的延时要 大于小规模SRAM电路； 如果简单将大规模SRAM电路的测量时间施加于小规模 SRAM电路， 则小规模电路的电压差yl接近1， 这会导致小规模电路的失效边 界和大规模电路 的失效边界相差很远， 则采用人工设置小规模电路的测量时间tl和电压差yl的方法， 对于大 规模SRAM电路TT工 艺角下的位线电压差变 化曲线， 点(th,yh)代表大规模SRAM电路测量时间 及对应位线电压差， 直接选取yl0＝yh0， 然后在小规模SRAM电路TT工艺角下的位线电压差变 化曲线上找到点(tl,yl)使得yl＝yh， 从而得到tl的值； 在所述的设置下， 小规模电路和大规 模电路失效边界具有较强的相似性,从而使 得小规模SRAM电路和大规模SRAM电路的多置信 度高斯过程模型 更具合理性。 5.按权利 要求1所述的方法， 其特征是， 所述步骤(4)中， 在小规模SRAM阵列电路上求解 OSV和失效边界点， 包 含以下子步骤： 步骤(4.1)： 在小规模SRAM阵列电路上应用MFRIS算法， 得到小规模SRAM电路的最优偏 移向量OSV， 并将其作为大规模SRAM电路最优偏移向量的初始点； 由于在小规模SRAM电路上进行仿真的代价低， 并且小规模SRAM电路和大规模SRAM电路 的性能之间存在强相关性， 先从小规模SRAM电路中挖掘隐藏的知识； 最优偏移向量OSV等 价于求解优化问题 其中v为参数空间中的一个点， || ·||代表2‑范数， 此优化问题是寻找距离原点最近的 失效点； 步骤(4.2)： 在小规模SRAM电路上应用多模态优化算法， 求解得到小规模SRAM电路失效 边界上的点； 将寻找小规模SRAM电路失效边界的问题建模为多模态问题： y＝|perfL‑yl0|             (6)权　利　要　求　书 2/5 页 3 CN 114792084 A 3