(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211205274.5 (22)申请日 2022.09.30 (71)申请人 上海云豹 创芯智能科技有限公司 地址 200000 上海市浦东 新区中国(上海) 自由贸易试验区临港新片区环湖西二 路888号C楼 (72)发明人 段楠　吴志伟　梅明　 (74)专利代理 机构 深圳汇智容达专利商标事务 所(普通合伙) 44238 专利代理师 徐文城 (51)Int.Cl. G06F 12/0811(2016.01) G06F 9/50(2006.01) (54)发明名称 多路组相连高速缓冲存储器及其访问方法、 计算机设备 (57)摘要 本发明涉及一种多路组相连高速缓冲存储 器及其访问方法、 计算机设备， 包括控制器、 地址 管理模块、 数据存储模块和命中判断模块； 所述 数据存储模块包括多个第一静态随机存取存储 器， 每个第一静态随机存取存储器包括m个存储 单元； 每一路包括多个缓存行， 每个缓存行的数 据按高低位顺序被划分为m个类别的数据子块； 每一路的m个类别的数据子块分别存储于m个第 一静态随机存 取存储器， 且每一路的同个类别的 多个数据子块存储于同一个存储 单元中； 每个第 一静态随机存 取存储器的m个存储 单元所存储的 数据子块的类别 均不相同； m大于0。 通过本发明， 能够解决目前小容量的Cache中DATA ‑SRAM的 SRAM的ro w利用率低的技 术问题。 权利要求书2页 说明书7页 附图6页 CN 115543869 A 2022.12.30 CN 115543869 A 1.一种多路组相连高速缓冲存储器， 其特征在于， 包括控制器、 地址管理模块、 数据存 储模块和命中判断模块； 所述数据存储模块包括多个第一静态随机存取存储器， 每个第一 静态随机存取存储器包括m个存储单元； 所述高速缓冲存储器的每一路包括多个缓存行， 每 个缓存行的数据按高低位顺序被划分为m个类别的数据子块； 每一路的m个类别的数据子块 分别存储于m个第一静态随机存取存储器， 且每一路的同个类别的多个数据子块存储于同 一个存储单元中； 每个第一静态随机存取存储器的m个存储单元所存储的数据子块的类别 均不相同； m大于 0； 其中： 所述控制器， 用于接收处理器的访 问请求， 根据所述访 问请求控制所述地址管理模块 输出目标缓存行的标记给所述命中判断模块， 并根据所述访问请求控制所述数据存储模块 输出对应 类别的所有数据子块给 所述命中判断模块； 所述判断模块， 用于根据所述目标缓存行的标记以及所述数据存储模块输出的对应类 别的所有数据子块确定是否命中数据， 若是， 则将命中的数据子块输出给所述处理器， 若 否， 则发送未命中信号给 所述控制器。 2.根据权利要求1所述的多路组相连高速缓冲存储器， 其特征在于， m＝每一路缓存行 的大小/所述处理器在一个时钟周期内与所述高速缓冲存储器之间交互的数据总线的大 小。 3.根据权利要求1所述的多路组相连高速缓冲存储器， 其特征在于， m为2； 每个第一静 态随机存取存储器包括第一存储单元和第二存储单元， 每个缓存行的数据按高低位顺序被 平均划分为高位类别和低位类别的数据子块。 4.根据权利要求1所述的多路组相连高速缓冲存储器， 其特征在于， m为4； 每个第一静 态随机存 取存储器包括第一存储 单元、 第二存储单元、 第三存储单元和第四存储 单元， 每个 缓存行的数据按高低位顺序被平均划分为最高位类别、 次高位类别、 次低位类别和 最低位 类别的数据子块。 5.根据权利要求1所述的多路组相连高速缓冲存储器， 其特征在于， 所述地址管理模块 包括多个第二静态随机存取存储器， 每个所述第二静态随机存取存储器用于存储一路的多 个缓存行的地址及其标识。 6.根据权利要求1所述的多路组相连高速缓冲存储器， 其特征在于， 所述控制器， 还用 于当接收到所述未命中信号时， 所述控制 器将所述访问请求发送至主存储器， 并接 收所述 主存储器返回的m个数据子块， 将该m个数据子块存 储至所述数据存 储模块。 7.一种高速缓冲存储器的访问方法， 其特征在于， 所述方法基于权利要求1 ‑6中任一项 所述的多路组相连高速缓冲存 储器实现， 所述方法包括： 所述控制器接收处理器的访问请求， 根据 所述访问请求控制所述地址管理模块输出目 标缓存行的标记 给所述命中判断模块， 并根据所述访问请求控制所述数据存储模块输出对 应类别的所有数据子块给 所述命中判断模块； 所述判断模块根据所述目标缓存行的标记以及所述数据存储模块输出的对应类别的 所有数据子块确定是否命中数据， 若是， 则将命中的数据子块输出给所述处理器， 若否， 则 发送未命中信号给 所述控制器。 8.如权利要求7所述的高速缓冲存储器的访问方法， 其特征在于， 所述根据所述访问请权　利　要　求　书 1/2 页 2 CN 115543869 A 2求控制所述 地址管理模块输出目标缓存行的标记给 所述命中判断模块， 包括： 所述控制器对所述访问请求进行解析得到访问地址， 并将所述访问地址发送给所述地 址管理模块； 所述地址管理模块接收所述访 问地址， 根据所述访 问地址确定目标缓存行的标记， 并 将所述目标缓存行的标记输出至所述判断模块。 9.如权利要求7所述的高速缓冲存储器的访问方法， 其特征在于， 所述根据所述访问请 求控制所述数据存 储模块输出对应 类别的所有数据子块给 所述命中判断模块， 包括： 所述控制器对所述访问请求进行解析得到访问地址， 并将所述访问地址发送给所述数 据存储模块； 所述数据存储模块根据 所述访问地址确定要读取的数据子块的类别， 并将所述多个第 一静态随机存取存 储器中存 储的与该类别匹配的数据子块均输出至所述判断模块。 10.如权利要求7 所述的高速缓冲存 储器的访问方法， 其特 征在于， 所述方法还 包括： 当所述控制器接收到所述未命中信号时， 所述控制器将所述访问请求发送至主存储 器， 并接收所述主存 储器返回的m个数据子块， 将该m个数据子块存 储至所述数据存 储模块。 11.一种计算机设备， 其特征在于， 包括处理器、 主存储器和权利要求1 ‑6中任一项所述 的多路组相连高速缓冲存 储器， 其中： 所述处理器用于向所述多路组相连高速缓冲存 储器发送所述访问请求； 所述主存储器用于接收所述多路组相连高速缓冲存储器发送的访问请求， 并将所述访 问请求对应的访问数据发送给 所述多路组相连高速缓冲存 储器和所述处 理器。权　利　要　求　书 2/2 页 3 CN 115543869 A 3