(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211001942.2 (22)申请日 2022.08.20 (71)申请人 西安翔腾微电子科技有限公司 地址 710054 陕西省西安市高新 一路25号 创新大厦S3 03室 (72)发明人 田泽　闫爱　张昕月　 (74)专利代理 机构 西安匠成知识产权代理事务 所(普通合伙) 6125 5 专利代理师 商宇科 (51)Int.Cl. G06F 15/78(2006.01) G06F 9/50(2006.01) (54)发明名称 一种末级缓存Way 分区控制系统及方法 (57)摘要 本发明涉及一种末级缓存Way分区控制系统 及方法。 本发 明的系统包括地址控制单元软件处 理模块和地址控制信号处理模块， 地址控制单元 软件处理模块与地址控制信号处理模块连接。 本 发明为多核处理器SoC的末级缓存提供一种末级 缓存Way分区控制实现方法， 为多核处理器SoC的 末级缓存Way分区提供一种灵活， 可靠的解决方 案， 为同类产品的开发提供指导。 权利要求书1页 说明书3页 附图1页 CN 115391271 A 2022.11.25 CN 115391271 A 1.一种末级缓存Way分区控制系统， 其特征在于： 所述系统包括地址控制单元软件处理 模块和地址控制 信号处理模块， 所述地址控制单元软件处理模块与地址控制 信号处理模块 连接。 2.根据权利要求1所述的末级缓存Way分区控制系统， 其特征在于： 所述地址控制单元 软件处理模块包括多组末级缓存Way分区寄存器信息 。 3.根据权利要求2所述的末级缓存Way分区控制系统， 其特征在于： 所述地址控制信号 处理模块接有末级缓存 控制器。 4.根据权利要求3所述的末级缓存Way分区控制系统， 其特征在于： 所述地址控制单元 软件处理模块中， 软件通过配置总线配置地址控制单元软件处理模块中的末级缓存Way分 区寄存器信息， 经地址控制单元软件处理模块处理， 输出地址控制信号到地址控制信号处 理模块。 5.根据权利 要求4所述的末级缓存Way分区控制系统， 其特征在于： 所述末级缓存Way分 区寄存器信息包含末级缓存Way分区的起始地址和终止地址寄存器信息； 地址控制信号包 含末级缓存Way分区地址范围信息， 最多支持40位 地址总线。 6.根据权利要求5所述的末级缓存Way分区控制系统， 其特征在于： 所述地址控制信号 处理模块通过对接收来自地址控制单元软件处理模块中的地址控制信号， 和来自外部输入 的awaddr信号或araddr信号， 进行转换以及优先级处理， 输出Aw_Wayid_Ctrl信号或Ar_ Wayid_Ct rl信号到末级缓存 控制器。 7.根据权利要求6所述的末级缓存Way分区控制系统， 其特征在于： 所述末级缓存控制 器通过接收来自地址控制信号处理模块的Aw_Wayid_Ctrl信号和Ar _Wayid_Ctrl信号， 与自 身配置的Way分区方式相匹配， 则使能Way分区。 8.一种实现权利要求1所述的末级缓存Way分区控制系统的方法， 其特征在于： 该方法 包括以下步骤： 1)软件通过配置总线配置地址控制单元软件处理模块中的末级缓存Way分区寄存器信 息， 经地址控制单 元软件处理模块处 理， 输出地址控制信号到地址控制信号处 理模块； 2)地址控制信号处理模块通过对接收来自地址控制单元软件处理模块中的地址控制 信号， 和来自外部输入的awaddr信号或araddr信号， 进行转换以及优先级处理， 输出Aw_ Wayid_Ct rl信号或A r_Wayid_Ct rl信号到末级缓存 控制器； 3)末级缓存控制器通过接收来自地址控制信号处理模块的Aw_Wayid_Ctrl信号和Ar_ Wayid_Ct rl信号， 与自身配置的Way分区方式相匹配， 则使能Way分区。 9.根据权利 要求8所述的末级缓存Way分区控制方法， 其特征在于： 所述步骤1)中， 若软 件不配置地址控制单 元软件处理模块， 则地址控制信号输出默认为 40’h0。 10.根据权利要求9所述的末级缓存Way分区控制方法， 其特征在于： 所述步骤2)中， 若 地址控制信号输出均为 40’h0， 则Aw_Wayid_Ct rl信号或A r_Wayid_Ct rl信号默认为0 。权　利　要　求　书 1/1 页 2 CN 115391271 A 2一种末级缓存Way分区控制系统及方 法 技术领域 [0001]本发明属于计算机技 术领域， 尤其涉及一种末级缓存Way分区控制系统及方法 背景技术 [0002]在多核处理器SoC中， 为了解决缓存的容量和带宽问题， 会采用多级缓存层次结 构， 末级缓存是SoC系统中一个可配置的独立的缓存。 在不访问存储器的情况下， 缓冲存储 器数据和传输事务。 末级缓存是存 储层次结构中的最后一级缓存。 [0003]然而大多数情况下， 末级缓存都是被多个处理器核共享， 多个并行执行的任务对 末级缓存产生竞争形成干扰， 并且干扰的随机性很大， 不仅影响了系统的公平性和 服务质 量， 还降低了缓存的利用率， 损害了系统的整体性能。 发明内容 [0004]为解决背景技术中存在的技术问题， 本发明提供一种末级缓存Way分区控制系统 及方法， 为多核处理器SoC的末级缓存提供一种末级缓存Way分区控制实现方法， 为多核处 理器SoC的末级缓存Way分区提供一种灵活， 可靠的解决方案， 为同类产品的开发提供指导。 [0005]本发明的技术解决方案： 本 发明为一种末级缓存Way分区控制系统， 其特殊之处在 于： 所述系统包括地址控制单元软件处理模块和地址控制信号处理模块， 地址控制单元软 件处理模块与地址控制信号处 理模块连接 。 [0006]进一步的， 地址控制单 元软件处理模块包括多组末级缓存Way分区寄存器信息 。 [0007]进一步的， 地址控制信号处 理模块接有末级缓存 控制器。 [0008]进一步的， 地址控制 单元软件处理模块中， 软件通过配置总线配置地址控制 单元 软件处理模块中的末级缓存Way分区寄存器信息， 经地址控制单元软件处理模块处理， 输出 地址控制信号到地址控制信号处 理模块。 [0009]进一步的， 末级缓存Way分区寄存器信息包含末级缓存Way分区的起始地址和终止 地址寄存器信息； 地址控制 信号包含末级缓存Way分区地址范围信息， 最多支持40位地址总 线。 [0010]进一步的， 地址控制信号处理模块通过对接收来自地址控制单元软件处理模块中 的地址控制信号， 和来自外部输入的awaddr信号或 araddr信号， 进行转换以及 优先级处理， 输出Aw_Wayid_Ct rl信号或A r_Wayid_Ct rl信号到末级缓存 控制器。 [0011]进一步的， 末级缓存控制器通过接收来自地址控制信号处理模块的Aw_Wayid_ Ctrl信号和A r_Wayid_Ct rl信号， 与自身配置的Way分区方式相匹配， 则使能Way分区。 [0012]一种上述的末级缓存Way分区控制系统的方法， 其特殊之处在于： 该方法包括以下 步骤： [0013]1)软件通过配置总线配置地址控制单元软件处理模块中的末级缓存Way分区寄存 器信息， 经地址控制单 元软件处理模块处 理， 输出地址控制信号到地址控制信号处 理模块； [0014]2)地址控制信号处理模块通过对接收来自地址控制 单元软件处理模块中的地址说　明　书 1/3 页 3 CN 115391271 A 3